



Conversor de Potência DC/DC ? DC Fast Charger

HENRIQUE FRAGOSO MARTINS

novembro de 2020

CONVERSOR DE POTÊNCIA DC/DC

– DC FAST CHARGER

Henrique Fragoso Martins



Departamento de Engenharia Eletrotécnica
Mestrado em Engenharia Eletrotécnica – Sistemas Eléctricos de Energia

2020

Relatório elaborado para satisfação parcial dos requisitos da Unidade Curricular de DSEE -
Dissertação do Mestrado em Engenharia Eletrotécnica – Sistemas Elétricos de Energia

Candidato: Henrique Fragoso Martins, Nº 1121211, 1121211@isep.ipp.pt

Orientação científica: Abel António de Azevedo Ferreira, abe@isep.ipp.pt



Departamento de Engenharia Eletrotécnica

Mestrado em Engenharia Eletrotécnica – Sistemas Elétricos de Energia

2020

“The only source of knowledge is experience”

Albert Einstein

Agradecimentos

A elaboração da presente Dissertação de Mestrado e o caminho percorrido durante os últimos anos, apenas foi possível com o apoio e a motivação de várias pessoas às quais gostaria de expressar um sincero agradecimento.

Ao meu orientador Abel Ferreira, pilar fundamental para a construção desta dissertação, pelo acompanhamento contínuo e preocupação, pelos conhecimentos e metodologias transmitidas, pela disponibilidade e paciência que teve ao longo desta caminhada. Durante as nossas reuniões a sua eloquência e nível de expertise alimentaram a minha vontade de querer aprender cada vez mais.

Ao meu coorientador Rui Brito, pela motivação contagiante, pela disponibilização de variadíssimos recursos de apoio à elaboração da dissertação e acima de tudo pelo excelente professor que é.

A todos os meus amigos da ISEP, com um especial agradecimento ao Fábio Cunha, João Rigor e Marco Lima pela amizade partilhada e por todos os momentos vividos.

Aos meus pais, Hélder e Ricardina, à minha irmã gémea, Mafalda, à minha namorada, Barbara, por todo o apoio e amor incondicional que deram e pela oportunidade que me proporcionaram.

A todos vós, o meu mais sincero obrigado!

Henrique Fragoso, 16/10/2020

Resumo

A emergência das alterações climáticas e subsequente preocupação com a redução das emissões de gases de efeito estufa, fez com que vários setores de atividade tivessem de mudar o seu paradigma. Alguns desses setores, como o do transporte e da indústria automóvel, têm investido progressivamente em soluções de mobilidade elétrica sustentável como são o caso dos veículos elétricos de zero emissões. Inequivocamente, as infraestruturas de carregamento têm uma importância elevada quer para agilizar esta mudança de paradigma, mas também para aumentar a disponibilidade de pontos de carregamento e aumentar o tempo de autonomia rodoviária. Para além disto, as inovações das tecnologias de carregadores rápidos tendem a evoluir no sentido de que o tempo de carregamento seja cada vez mais semelhante ao tempo de abastecimento dos veículos de combustão interna. Como resposta a esta necessidade e considerando a relevância do tema, é pretendido com esta dissertação realizar um modelo de simulação avançado de um conversor de potência DC/DC de 100 kW. Para que tal seja possível, é necessário primeiro estudar as infraestruturas de carregamento e analisar as soluções de mercado existentes, de modo a propor uma solução cujas características sejam atuais e preponderantes no mercado atual de carregadores DC. Com base nesta análise, serão realizados os modelos elétricos e térmicos do conversor, os sistemas de controlo inerentes, as metodologias para a seleção dos semicondutores de potência e para a análise e estimação de perdas, para que no fim seja possível obter o nível de eficiência global do conversor para diferentes regimes de carga. Neste âmbito foi constatado que as perdas de condução nos interruptores têm um peso significativo nas perdas totais, majoradas pela elevada magnitude da corrente modulada, contribuindo significativamente para a diminuição da eficiência global. Para além disso, no processo de descarga da bateria a eficiência do conversor é fortemente depreciada, motivada pela inversão do trânsito de potência e pela característica assimétrica das curvas características dos semicondutores utilizados.

Palavras-Chave

VEs, Carregamento Rápido, Conversores de Potência DC/DC, Controlador PI, *Dual Active Bridge*, SiC MOSFET

Abstract

The emergence of climate change and subsequent concern with the reduction of greenhouse gases emissions caused many changes in the paradigm of several sectors of activity. Some of these sectors, such as transport and the automotive industry, have progressively invested in sustainable electric mobility solutions such as zero emission electric vehicles. Unequivocally, charging infrastructures are one of the points of interest, both to speed up this paradigm shift, but also to increase the availability of charging points and increase road autonomy. In addition, fast charger technologies advances in such a way to make the charging time closer to refuelling time of internal combustion vehicles. As a response to this need and considering the relevance of the subject, it is intended with this master thesis to realize an advanced simulation model of a 100 kW DC/DC power converter. To make this possible, firstly it is necessary to study the charging infrastructures and analyse the existing market solutions, in order to propose a solution whose characteristics are current and relevant in the current market of DC chargers. Based on this analysis, the electrical and thermal models of the converter, the inherent control systems, the methodologies carried out for the selection of power semiconductors and the analysis and estimation of losses will be carried out, so that in the end in order to determine the global efficiency for different load levels. In this context, the switches conduction losses have a major contribution in the total losses, increased due to magnitude of the modulated current, which has a significantly contribute to the decrease of overall efficiency. Furthermore, in the battery discharge process the efficiency of the converter is strongly depreciated by the inversion of power flow and by the asymmetric characteristic of semiconductors' characteristic curves.

Keywords

EV, Fast Charging, Power Converter, PI Controller, Dual Active Bridge, SiC MOSFET

Índice

AGRADECIMENTOS	I
RESUMO	IV
ABSTRACT	VI
ÍNDICE	IX
ÍNDICE DE FIGURAS	XIV
ÍNDICE DE TABELAS	XXI
ÍNDICE DE QUADROS	XXIV
LISTA DE ACRÓNIMOS	XXVI
LISTA DE SÍMBOLOS	XXIX
1. INTRODUÇÃO	1
1.1.OBJETIVOS	3
1.2.ORGANIZAÇÃO DO DOCUMENTO	4
2. ESTADO DA ARTE	6
2.1.INFRAESTRUTURAS DE CARREGAMENTO	6
2.2.SOLUÇÕES DE MERCADO – CARREGAMENTO RÁPIDO	10
2.2.1. ABB	11
2.2.2. DELTA ELECTRONICS.....	14
2.2.3. EFACEC	16
2.2.4. HYPERCHARGER.....	18
2.2.5. TRITIUM	20
2.2.6. Comparação de soluções comerciais : carregamento rápido	22
2.3.CURVA DE POTÊNCIA DE CARREGAMENTO – PROPOSTA	24
2.4.ARQUITETURA DE CARREGADORES DC	25
2.4.1. Topologias de carregadores.....	25
2.4.2. Topologias de conversores	26
2.4.3. Resonant LLC Full Bridge	27
2.4.4. Phase Shift Full Bridge	30
2.4.5. Dual Active Bridge	33
2.4.6. Análise comparativa aos conversores RFB, PSFB e DAB.....	37

3. DUAL ACTIVE BRIDGE	39
3.1.INTRODUÇÃO	39
3.2.MODELO MATEMÁTICO.....	42
3.2.1. Modelização da indutância.....	42
3.2.2. Modelização da corrente e tensão eficaz na bobine	45
3.3.MODELO DO CONVERSOR – CONDIÇÕES ELÉTRICAS.....	49
3.3.1. Especificações preliminares – Curva de carregamento proposta	50
3.3.2. Magnitude da tensão dc do barramento de entrada	51
3.3.3. Frequência de comutação.....	51
3.3.4. Transformador de HF.....	53
3.3.5. Indutância de fugas	53
3.3.6. Filtro LC de saída.....	54
3.3.7. Pontos de operação do conversor DAB.....	55
3.3.8. Controlador Proporcional-Integral de corrente.....	59
4. SELEÇÃO E MÉTODO DE ANÁLISE DA ESTIMAÇÃO DE PERDAS DOS SEMICONDUTORES	65
4.1.DIMENSIONAMENTO DOS SEMICONDUTORES.....	65
4.1.1. Efeito do dead-time na comutação dos semicondutores.....	71
4.2.METODOLOGIA DE ESTIMAÇÃO DE PERDAS DOS SEMICONDUTORES	72
4.2.1. Modelo térmico do conversor DAB	78
5. ANÁLISE TÉRMICA EM FUNÇÃO DA CARGA	83
5.1.PROCESSO DE CARGA	84
5.1.1. Caso de estudo 1 (Processo de carga).....	85
5.1.2. Caso de estudo 2 (Processo de carga).....	88
5.1.3. Caso de estudo 3 (Processo de carga).....	91
5.1.4. Síntese de resultados – Casos de estudo (processo de carga)	94
5.2.PROCESSO DE DESCARGA	97
5.2.1. Caso de estudo 1 (Processo de descarga)	100
5.2.2. Caso de estudo 2 (Processo de descarga)	103
5.2.3. Caso de estudo 3 (Processo de descarga)	106
5.2.4. Síntese de resultados – Casos de estudo (processo de descarga).....	109
6. CONCLUSÕES.....	112
6.1.CONTRIBUIÇÕES	112
6.2.PERSPETIVAS DE TRABALHO FUTURO	113
REFERÊNCIAS BIBLIOGRÁFICAS	115

ANEXOS	125
ANEXO A. MODULAÇÃO POR PHASE-SHIFT	126
ANEXO B. SCRIPTS – CURVAS CARACTERÍSTICAS DO CONVERSOR DAB133	
ANEXO C. ANÁLISE COMPARATIVA ENTRE SIC MOSFET E IGBT	135
ANEXO D. FICHAS TÉCNICAS DOS MÓDULOS SIC MOSFET DE LV E HV139	
ANEXO E. ESTIMAÇÃO DAS PERDAS TOTAIS DOS SEMICONDUTORES (PLECS)	157

Índice de Figuras

Figura 1 - Infraestrutura de carregamento <i>on-board e off-board</i> [1]	7
Figura 2 - Níveis de potência de carregamento de VEs [6]	8
Figura 3 - Exemplos de sistemas de alimentação a VEs [9]	8
Figura 4 - Estação de carregamento DC 160 kW Terra HP – Nível 5 [21]	11
Figura 5 - Curva característica de potência de carregamento - <i>ABB Terra HP</i>	13
Figura 6 - Estação de carregamento DC 150 kW <i>Ultra Fast Charger</i> – Nível 5 [24]	14
Figura 7 - Curva característica de potência de carregamento – <i>Delta Electronics Ultra Fast Charger</i>	15
Figura 8 - Estação de carregamento DC 320 kW HV350 – Nível 5 [24]	16
Figura 9 - Curva característica de potência de carregamento – Efacec HV160, 175 e350 [24]	17
Figura 10 - Estação de carregamento DC 300 kW HYC300 – Nível 5 [30]	18
Figura 11- Curva característica de potência de carregamento – <i>Hypercharger HYC300</i> [30]	19
Figura 12 - Estação de carregamento DC 350 kW Veefil-PK – Nível 5 [32]	20
Figura 13 - Curva característica de potência de carregamento – <i>Tritium Veefil-PK</i>	21
Figura 14 - Curvas características de carregamento –Carregador DC (100 kW)	24
Figura 15 - Estrutura genérica de carregador off-board com isolamento no transformador LF [35]	25
Figura 16 - Estrutura genérica de carregador off-board com isolamento no conversores DC-DC HF [35]	25

Figura 17 - Circuito elétrico do conversor DC/DC FB LLC; Adaptado de [48]	27
Figura 18 - Modo de funcionamento 1; À esquerda: Condução dos semicondutores S_1 , S_4 , D_1 e D_4 ; À direita: Condução dos semicondutores S_2 , S_3 , D_2 e D_3 [48]	28
Figura 19 - Modo de funcionamento 2 (<i>Freewheeling</i>); À esquerda: Condução dos interruptores S_1 e S_4 ; À direita: Condução dos díodos em antiparalelo com os interruptores S_1 e S_4 [48]	28
Figura 20 - Formas de ondas teóricas (À esquerda: $f_s = f_r$; Ao centro: $f_s > f_r$; À direita: À esquerda: $f_s < f_r$) (a) Sinal PWM aplicado aos interruptores; (b) Tensão aplicada aos transístores S_2 e S_3 ; (c) Corrente de ressonância (i_{Lr}) e de magnetização (i_{Lm}); (d) Corrente nos díodos da ponte retificadora; Adaptado de [48]	29
Figura 21 - Circuito elétrico do conversor DC-DC PSFB; Adaptado de [51]	30
Figura 22 - Formas de ondas teóricas da tensão no primário (V_P) e secundário (V_S) no transformador e da corrente no primário (I_P); Adaptado de [52]	32
Figura 23 - Circuito elétrico do conversor DC-DC DAB; Adaptado de [53]	33
Figura 24 – Formas de onda teóricas do conversor DAB [53]	34
Figura 25 - Esquema elétrico do conversor DAB	39
Figura 26 - Formas de onda no conversor DAB	41
Figura 27 - Esquema equivalente do conversor DAB	43
Figura 28 - Formas de ondas da tensão e corrente na bobine	43
Figura 29 - Formas de onda da corrente na bobine i_{LK} e da corrente à saída do conversor (i_o)	46
Figura 30 - Forma de onda da tensão na bobine (V_{LK})	49
Figura 31 - Estado de arte do intervalo de operação (Potência <i>versus</i> Frequência) dos semicondutores de potência [65]	52

Figura 32 - Pontos de operação do conversor que relacionam as correntes $i_{LK RMS}$, $i_{i RMS}$ e $i_{o RMS}$ função do φ e da tensão V_o	57
Figura 33 - Pontos de operação do conversor que relacionam a I_i função do φ e da V_o	58
Figura 34 - Pontos de operação do conversor que relacionam a I_o função do φ	58
Figura 35 - Diagrama genérico do sistema de controlo do controlador PI e modulação PWM	59
Figura 36 - Diagrama de blocos do sistema de controlo do controlador PI	60
Figura 37 - Diagrama global do bloco de controlo e modulação <i>phase shift</i> PWM	60
Figura 38 - Simulação nº1. Em cima: Curva à saída do controlador; No meio: Curva da i_o e $STEP$ da corrente de referência; Em baixo: Resposta da ação proporcional e integral do controlador PI	61
Figura 39 - Simulação nº 2. Em cima: Curva à saída do controlador; No meio: Curva da corrente média à saída do conversor e $STEP$ da referência de corrente ; Em baixo: Resposta da ação proporcional e integral do controlador PI	62
Figura 40 - Simulação nº 3. Em cima: Curva à saída do controlador; No meio: Curva da corrente média à saída do conversor e $STEP$ da referência de corrente ; Em baixo: Resposta da ação proporcional e integral do controlador PI	63
Figura 41 - À esquerda: Comparação entre as características de semicondutores Si e SiC; À direita: comparação entre as características de semicondutores Si e GaN [41]	66
Figura 42 - Circuito elétricos do conversor DAB sugerido	70
Figura 43 – Curvas características de saída em função da temperatura (LV) – À esquerda: MOSFET (V_{DS}/I_{DS}); À direita: Díodo (V_{SD}/I_{SD})	73
Figura 44 - Curvas características de saída em função da temperatura (HV) – À esquerda: MOSFET (V_{DS}/I_{DS}); À direita: Díodo (V_{SD}/I_{SD})	73

Figura 45 – Transição entre os estados de entrada e saída de condução e perdas de comutação associadas nos MOSFETS; Adaptado de [72]	74
Figura 46 – Curvas características da energia de perdas de comutação (LV) – À esquerda: E_{on} ; À direita: E_{off}	75
Figura 47 – Curvas características da energia de perdas de comutação (HV) – À esquerda: E_{on} ; À direita: E_{off}	75
Figura 48 - Diagrama geral da metodologia utilizada para a estimação de perdas totais dos semicondutores	76
Figura 49 – Diagrama genérico da estimação perdas totais de um MOSFET e respetivo díodo	76
Figura 50 - Diagrama global da estimação da eficiência total do conversor DAB	77
Figura 51 - Conversor DC-DC DAB com respetivo circuito elétrico e térmico	78
Figura 52 - Simulação 1 (150 VDC/300A) – À esquerda: Potência total de perdas pLV_{total} ($RDS_{on}= 4m\Omega$, $V_f=6V$, $t_{dead}=1 \mu s$); À direita: Potência total de perdas pHV_{total} ($RDS_{on}=10 m\Omega$, $V_f=2 V$, $t_{dead}= 1\mu s$)	80
Figura 53 - Simulação 2 (333 VDC/300A) – À esquerda: Potência total de perdas pLV_{total} ($RDS_{on}=4 m\Omega$, $V_f=6V$, $t_{dead}=1\mu s$); À direita: Potência total de perdas pHV_{total} ($RDS_{on}= 10 m\Omega$, $V_f=2 V$, $t_{dead}=1\mu s$)	80
Figura 54 - Simulação 3(1000 VDC/300A) – À esquerda: Potência total de perdas pLV_{total} ($RDS_{on}=4m\Omega$, $V_f=6V$, $t_{dead}=1\mu s$); À direita: Potência total de perdas pHV_{total} ($RDS_{on}=10m\Omega$, $V_f=2 V$, $t_{dead}=1\mu s$)	81
Figura 55 – Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;	85
Figura 56 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV	86

- Figura 57 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV; 89
- Figura 58 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV 89
- Figura 59 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV; 92
- Figura 60 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV 92
- Figura 61 - Demonstração gráfica dos resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de carga); À esquerda: Lado LV; À direita: Lado HV; 95
- Figura 62 - Conversor DC-DC DAB com respetivo circuito elétrico e térmico 98
- Figura 63 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV; 101
- Figura 64 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV 101
- Figura 65 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV; 104
- Figura 66 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV 104
- Figura 67 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV; 107

Figura 68 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV
107

Figura 69 - Demonstração gráfica dos resultados obtidos nos casos de estudo 1, 2 e 3
(Processo de descarga); À esquerda: Lado LV; À direita: Lado HV; 109

Índice de Tabelas

Tabela 1 – Caracterização dos diferentes níveis de potência	10
Tabela 2 - Características técnicas da estação de carregamento <i>Terra HP - ABB</i> [19]	12
Tabela 3 - Características técnicas da estação de carregamento <i>Ultra Fast Charger – Delta Electronics</i> [24]	15
Tabela 4 - Características técnicas da estação de carregamento HV350 – Efacec [24]	17
Tabela 5 - Características técnicas da estação de carregamento HYC300 – <i>Hypercharger</i> [30]	19
Tabela 6 - Características técnicas da estação de carregamento <i>Veefil-PK – Tritium</i> [32]	21
Tabela 7 - Comparação das soluções de mercado para o carregamento rápido	23
Tabela 8 - Regimes de funcionamento nominal do conversor	50
Tabela 9 - Parâmetros iniciais do conversor DAB	53
Tabela 10 - Parâmetros iniciais do conversor e do controlador PI e resultados obtidos da dinâmica do controlador	64
Tabela 11- Parâmetros estabelecidos como critérios de seleção dos SiC MOSFET	69
Tabela 12 - Condições elétricas, térmicas e de controlo utilizadas nos casos de estudo 1,2 e 3 (Processo de Carga)	84
Tabela 13 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 1 – Processo de Carga)	87
Tabela 14 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 2 – Processo de Carga)	90

Tabela 15 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 3 – Processo de Carga)	93
Tabela 16 – Síntese de resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de carga)	96
Tabela 17 - Condições elétricas, térmicas e de controlo utilizadas nos casos de estudo 1,2 e 3 (Processo de descarga)	99
Tabela 18 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 1 – Processo de Descarga)	102
Tabela 19 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 2 – Processo de Descarga)	105
Tabela 20 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 3 – Processo de Descarga)	108
Tabela 21 - Síntese de resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de descarga)	111

Índice de Quadros

Quadro 1 – Comparação qualitativa entre os conversores DC/DC isolados RFB, PSFB e DAB 38

Lista de Acrónimos

AC	–	Alternating Current
CC	–	Constant Current
CO ₂	–	Dióxido de Carbono
CP	–	Constant Power
DAB	–	Dual Active Bridge
DC	–	Direct Current
GaN	–	Gallium Nitride
GEE	–	Gases de efeito estufa
H ₁	–	Ponte H dos semicondutores de S ₁ a S ₄
H ₂	–	Ponte H dos semicondutores de S ₅ a S ₈
HF	–	High Frequency
HV	–	High Voltage side
IGBT	–	Insulated Gate Bipolar Transistor
LF	–	Low Frequêncy
LV	–	Low voltage side
MOSFET	–	Metal Oxide Semiconductor Field Effect Transistor
PI	–	Proporcional-Integral
PWM	–	Pulse Width Modulation
Si	–	Silicon
SiC	–	Silicon Carbide
SPSM	–	Single Phase Shift Modulation

THD	–	Total Harmonic Distortion
UE	–	União Europeia
VE	–	Veículo Elétrico
V2G	–	Vehicle-to-Grid
V2H	–	Vehicle-to-Home
WBG	–	Wide Band Gap

Lista de símbolos

A	–	Ampère
C_o	–	Condensador de saída
CS_x	–	Coeficiente de segurança “x”
d	–	Desfasamento angular
D	–	Duty Cycle
E_{on}	–	Energia das perdas P_{sw_on}
E_{off}	–	Energia das perdas P_{sw_off}
f_s	–	Frequência de comutação
h	–	Hora
Hz	–	Hertz
I_{DS}	–	Corrente entre <i>drain-source</i>
$I_{DS_{pulse}}$	–	Corrente máxima pulsada entre a <i>drain-source</i>
\bar{I}_i	–	Corrente média de entrada
$i_{i_{rms}}$	–	Corrente eficaz de entrada
i_{LK}	–	Corrente na indutância de fugas
$i_{LK_{rms}}$	–	Corrente eficaz na bobine
\bar{I}_o	–	Corrente média de saída
$i_{o_{rms}}$	–	Corrente eficaz na saída
I_p	–	Corrente no primário do transformador
$I_{p_{max}}$	–	Magnitude máxima da corrente no primário do transformador
I_s	–	Corrente no secundário do transformador

$I_{s_{max}}$	– Magnitude máxima da corrente no secundário do transformador
K	– Kelvin
k_i	– Parâmetro da ação integral do controlador
k_p	– Parâmetro da ação proporcional do controlador
km	– Quilômetro
kW	– quilowatt
l	– litro
L_K	– Indutância de fugas
L_o	– Bobine de saída
mm	– milímetro
mF	– milíFarad
n	– Razão entre o número de espiras do transformador
N_p	– Número de espiras do primário do transformador
ns	– Nano segundo
N_s	– Número de espiras do secundário do transformador
P_{cond}	– Perdas por condução
P_i	– Potência ativa à entrada
P_o	– Potência ativa à saída
P_{sw}	– Perdas por comutação
P_{sw_on}	– Perdas por comutação devido à entrada de condução
P_{sw_off}	– Perdas por comutação devido à saída de condução
P_{total}	– Perdas totais
$p_{LV_{total}}$	– Perdas totais no lado LV

$p_{HV_{total}}$	–	Perdas totais no lado HV
rad	–	Radianos
R_o	–	Resistência do filtro saída
R_{th}	–	Resistência térmica
$R_{th_{hs-a}}$	–	Resistência térmica entre o dissipador de calor e o meio ambiente
s	–	Segundo
t	–	Tempo
T_a	–	Temperatura do meio ambiente
t_b	–	Intervalo de tempo entre a magnitude máxima e zero da corrente i_{LK}
t_e	–	Tempo de estabilização
$t_{e_{on}}$	–	Intervalo de tempo para a entrada de condução no instante da comutação
$t_{e_{off}}$	–	Intervalo de tempo para a saída de condução no instante da comutação
t_{dead}	–	<i>Dead time</i>
T_J	–	Temperatura da junção nos semicondutores
$T_{J_{max}}$	–	Temperatura máxima da junção nos semicondutores
t_o	–	Instante inicial de tempo
t_r	–	Intervalo de tempo entre zero e a máxima magnitude de i_{LK}
T_s	–	Período de comutação
V	–	Volt
V_{DS}	–	Tensão entre <i>drain-source</i>
VE	–	Veículo Elétrico
V_i	–	Tensão de entrada
V_{LK}	–	Queda de tensão na bobine L_K

$V_{LK_{rms}}$	– Tensão eficaz na bobine
V_o	– Tensão de saída
V_p	– Tensão aplicada aos enrolamentos do primário do transformador
V_s	– Tensão aplicada aos enrolamentos do secundário do transformador
V'_s	– Tensão do secundário referida ao primário do transformador
$T\phi$	– Instante de tempo quando $\omega t = \phi$
W	– Watt
W_s	– Velocidade angular
$^{\circ}C$	– Graus centigrados
ϕ	– Phase Shift entre V_p e V_s
τ	– Constante de tempo
μH	– micro Henry
μs	– Micro segundo
$\eta_{1,2}$	– Eficiência do conversor no processo carga
$\eta_{2,1}$	– Eficiência do conversor no processo de descarga

1. INTRODUÇÃO

A utilização de energia proveniente de fontes não renováveis foi uma alavanca importante para o desenvolvimento industrial e social. Todavia, o impacto ambiental provocado pela emissão de gases de efeito estufa (GEE) tem causado problemas graves de desequilíbrio climático na atmosfera do nosso planeta, contribuindo para o aquecimento global. Como resposta a este problema, a Organização das Nações Unidas celebrou um acordo com 195 países, denominado de “Tratado de Paris”, que rege um conjunto de medidas que visam a redução das emissões de GEE, nomeadamente de dióxido de carbono (CO_2), até 2050. Enquadrado com o plano europeu de combate às alterações climáticas, tem havido um aumento significativo do interesse no setor da mobilidade elétrica, assistindo-se a uma gradual substituição dos veículos de combustão pelos veículos elétricos (VE). Na verdade, combinando o crescente aumento da potência instalada de fontes de energia renovável com o investimento em VEs, reduzem-se as necessidades de centrais térmicas (gás, carvão) assim como a redução das emissões de CO_2 para a atmosfera.

Um dos aspetos mais críticos dos VEs, comparativamente aos de combustão, está relacionado com a autonomia das baterias e o tempo de carregamento. No mercado atual, a autonomia dos VEs varia entre 150 km e 600 km, impossibilitando as viagens de longas

distâncias sem que seja necessário interromper a viagem para carregar as baterias. Atualmente existe uma rede pública de carregamento de VEs (MOBI-E), criada no âmbito da mobilidade elétrica e que se estende pelo território português e tem como objetivo proporcionar aos utilizadores de VEs uma infraestrutura de carregamento que se assemelhe aos postos de abastecimento de combustível convencionais. Apesar disso, o tempo de carregamento das baterias é superior ao tempo de abastecimento de combustível. O tempo de carregamento ainda depende do tipo de infraestrutura de carregamento, que carece de melhorias em relação à diminuição do tempo de espera do utilizador.

Assim, tendo em conta a importância desta temática, o foco da presente dissertação são os carregadores DC de VEs, com especial relevância para o estágio de conversão DC/DC.

1.1. OBJETIVOS

O principal objetivo desta dissertação é desenvolver um modelo representativo de um conversor DC/DC isolado passível de ser integrado no estágio de conversão DC/DC de um carregador *off-board* para carregamento ultra rápido de VEs. Para tal, torna-se necessário avaliar estes sistemas de uma perspetiva conceptual e técnica, de modo a sustentar as etapas de análise e desenvolvimento de um modelo de conversor DC/DC, que seja atual e representativo. Por forma a realizar o presente projeto foram definidos os seguintes objetivos:

1. Analisar o estado de arte das infraestruturas de carregamento;
2. Analisar as soluções comerciais de carregadores DC;
3. Sugerir uma curva de carregamento com base na análise de mercado;
4. Revisão de topologias de conversores DC/DC que cumpram com curva sugerida;
5. Modelizar analiticamente e eletricamente a topologia de conversão escolhida;
6. Desenvolver o modelo elétrico e de controlo do conversor no *software* PLECS;
7. Analisar e seleccionar semicondutores de potência;
8. Dimensionar o modelo térmico do conversor e implementá-lo no *software* PLECS;
9. Desenvolver e implementar uma metodologia de estimação das perdas dos semicondutores no *software* PLECS;
10. Analisar os resultados obtidos e inferência de conclusões.

1.2. ORGANIZAÇÃO DO DOCUMENTO

O presente documento escrito está organizado em seis capítulos, cujos temas abordados são os seguintes:

O Capítulo 1 é o capítulo introdutório da dissertação e de contextualização dos principais aspetos que motivaram a realização do trabalho e dos objetivos pretendidos com a elaboração do trabalho.

O Capítulo 2, referente ao estado da arte, pretende contextualizar o panorama atual das infraestruturas de carregamento de VEs, das arquiteturas de carregadores DC e das topologias de conversão utilizadas. Também, neste capítulo será efetuada uma análise ao mercado de carregadores DC, às topologias de conversores DC/DC isolados e será proposta uma curva de carregamento com base na análise efetuada.

O Capítulo 3 introduz a topologia de conversão escolhida (DAB) e apresenta os princípios gerais e o desenvolvimento do modelo matemático, do modelo elétrico e de controlo do conversor.

O Capítulo 4 tem como ponto de partida o desenvolvimento da metodologia utilizada para a seleção dos semicondutores de potência, onde posteriormente é explicada a metodologia utilizada para estimação de perdas elétrica e térmicas no PLECS.

O Capítulo 5 é o último capítulo da parte prática e é onde é realizada a análise da estimação de perdas no conversor em função da carga e da direção do trânsito de potência do conversor, com base no modelo criado no PLECS.

O Capítulo 6 apresenta a síntese das principais conclusões inferidas com a realização deste trabalho e as introduz as perspetivas de trabalho futuro.

2. ESTADO DA ARTE

O interesse crescente em desenvolver soluções de mobilidade sustentável é a razão pela qual os VEs são cada vez mais considerados como o veículo rodoviário do presente e para o futuro. A par do desenvolvimento de novas tecnologias inerentes a estes veículos, as infraestruturas de carregamento são um fator crucial para a evolução deste mercado. Assim, é objetivo desta revisão bibliográfica abordar o tema dos carregadores de VEs, apresentar as soluções existentes no mercado, analisar as arquiteturas existentes, bem como as topologias de conversores de potência inerentes, e no final propor uma curva de carregamento com base na análise às soluções atuais de mercado.

2.1. INFRAESTRUTURAS DE CARREGAMENTO

Conceptualmente, os carregadores de VEs são classificadas em *on-board* ou *off-board*, dependendo se o carregador é instalado dentro ou fora do VE, respetivamente (Figura 1). Os carregadores *on-board* são instalados no interior de todos os VEs e a transferência de energia é realizada a partir de um posto de carregamento em corrente alternada (AC) (ou diretamente da rede elétrica) para o carregador. Por outro lado, os carregadores *off-board* consistem em infraestruturas dedicadas, que são partilhadas por vários utilizadores, que transferem diretamente energia em corrente contínua (DC) para bateria do VE.




Figura 1 - Infraestrutura de carregamento *on-board* e *off-board* [1]

A principal característica técnica que distingue os carregadores *on-board* e *off-board*, para além da infraestrutura de carregamento ser diferente, está relacionado com os níveis de potência disponibilizados para o carregamento e, conseqüentemente, o tempo de carregamento das baterias. Neste sentido, os carregadores *on-board* suportam níveis de potência substancialmente mais reduzidos, uma vez que estão sujeitos a restrições de espaço ocupado e peso no VE. Relativamente aos carregadores *off-board*, tendo em conta que são instalados essencialmente em locais públicos, onde não existem restrições nas dimensões e no peso, estes são capazes de transferir uma maior quantidade de potência, reduzindo drasticamente o tempo de carregamento, porém a complexidade e o custo deste tipo de soluções são superiores.

De acordo com os tipos de carregadores, os níveis de potência e as características técnicas das infraestruturas de carregamento, os carregadores de VE podem ser subcategorizados em 5 níveis, respetivamente introduzidos na Figura 2.

Nível 1 [2][3][4] – Sistema monofásico de carregamento (230V AC) com potência igual ou inferior a 7,4 kW. Este nível é designado por *Basic AC* e permite efetuar o carregamento do VE em todas as instalações elétricas residenciais pois não necessita de infraestrutura adicional [5]. Para efetuar o carregamento apenas é necessário ligar o carregador do VE diretamente à rede elétrica existente, por meio do cabo de carga, a tomadas normalizadas de corrente estipulada não superior a 32A.




Figura 2 - Níveis de potência de carregamento de VEs [6]

- Nível 2** [4][7][8] – Sistema monofásico (230V AC) ou trifásico de carregamento (400V AC) com potência superior a 7,4 kW e igual ou inferior a 11,1 kW, respetivamente. Este nível também é designado por “Basic AC”, é utilizado tipicamente em domínio público ou privado, no entanto, ao contrário do nível 1, este requer uma interface dedicada entre a instalação elétrica de alimentação e o carregador *on-board*, designada por sistema de alimentação a VEs [5], Figura 3.




Figura 3 - Exemplos de sistemas de alimentação a VEs [9]

O Sistema de Alimentação a VEs tem como objetivo fornecer energia a um VE a partir da instalação elétrica de alimentação, permitindo a comunicação entre ambos. Este sistema é constituído pelo cabo de carga que é constituído pelos condutores de fase, neutro, de proteção e de piloto, pelos conectores dos VE, pelas fichas, dispositivos, tomadas ou aparelhos instalados, sendo que a corrente estipulada para o sistema monofásico de carregamento poderá ser igual ou superior a 32 A ou igual ou inferior a 16 A para o sistema trifásico de carregamento.

- **Nível 3** [7][10][11] – Sistema trifásico de carregamento (400V AC) com potência superior a 11,1 kW e igual ou inferior a 43,7 kW. Este nível também é designado por “*Destination AC*” ou “*AC Fast Charging*” e é utilizado tipicamente em domínio público ou privado . Tal como no nível 2, existe a necessidade de um SAVE entre a instalação elétrica de alimentação e o carregador *on-board* do VE. A corrente estipulada de carregamento poderá ser superior a 16 A e igual ou inferior a 63 A.
- **Nível 4** [12][13][14] – Sistema de carregamento *off-board* que disponibiliza níveis de potência compreendidos entre os 50 kW e 150 kW e é designado por “*DC Fast Charging*”. Estes tipos de carregadores são instalados estrategicamente na via pública, à semelhança dos postos de abastecimento de combustível dos veículos de combustão, e são alimentados por uma rede trifásica de baixa tensão. A magnitude da tensão DC à saída varia entre os 50V DC e 500V DC e a corrente estipulada de carregamento poderá variar entre 100 A e 300 A.
- **Nível 5** [15][16][17] – Sistema carregamento *off-board* que disponibiliza níveis de potência compreendidos entre os 150 kW e os 350 kW e é designado por “*DC Ultra Fast Charging*”. À semelhança dos carregadores do nível 4, estes são instalados na via pública e são alimentados por uma rede trifásica de baixa ou média tensão. A principal diferença entre estes níveis está relacionada com a magnitude da tensão à saída que poderá atingir 1000V DC e a corrente estipulada de carregamento poderá atingir 500A.

A Tabela 1 sumariza os 5 níveis de carregadores em função dos níveis de potência, da ligação à rede elétrica, da localização previsível e o tempo de carregamento previsível para cada nível.

Tabela 1 – Caracterização dos diferentes níveis de potência

Parâmetros	Nível 1	Nível 2	Nível 3	Nível 4	Nível 5
Ligação à rede (AC)	230V / 50 Hz	230V / 50 Hz ou 400V / 50 Hz	400V / 50 Hz	400V / 50 Hz	400V / 50 Hz
Potência de Carregamento	< 7,4 kW < 32 A	Monofásico: $\geq 7,4$ kW e ≥ 32 A Trifásico: < 11,1kW e \leq 16A	[11,1 a 43,7] kW [16 a 63] A	[50 a 150] kW ≤ 300 A	[150 a 350] kW ≤ 500 A
Localização	Habitação Local de Trabalho	Habitação Local de Trabalho Parqueamento (Público ou Privado)	Local de Trabalho Parqueamento (Público ou Privado)	Local público	Local público
Tempo de carregamento (¹)	[7 a 13] horas	[4,5 a 7] horas	[1,15 a 4,5] horas	[0,3 a 1] horas	[0,15 a 0,3] horas

2.2. SOLUÇÕES DE MERCADO – CARREGAMENTO RÁPIDO

Este presente subcapítulo enquadra-se no âmbito do tema da presente dissertação, os carregadores DC, e tem como propósito caracterizar o estado atual do mercado de carregamento rápido, através da análise e comparação das soluções comerciais de carregadores DC oferecidas pelos principais *players* do referido mercado.

A par do crescimento do número de venda de VEs, do ritmo acelerado de inovação tecnológica e dos elevados investimentos, públicos e privados, em infraestruturas de carregamento, o mercado de carregadores DC de VEs representa cada vez mais relevo na cadeia de valor da mobilidade elétrica. Segundo [18], este mercado está em crescimento e é estimado que, até ao ano 2029, essa tendência continue com uma taxa de crescimento anual esperada de 21,9%. Geograficamente, a maior quota de mercado pertence ao mercado Asiático, seguido do mercado Europeu e do mercado Norte-Americano [19].

¹Assumindo que a energia armazenada na bateria do VE corresponde a 50 kWh para 80% do estado de carga.

2.2.1. ABB

A *ABB* é uma empresa multinacional, com sede em Zurique (Suíça), e desenvolve a sua atividade nas áreas da energia, automação industrial e robótica [20]. Inerente à atividade na área da energia, a *ABB* comercializa carregadores DC (denominados por carregadores *Terra*) cujos níveis de potência de carregamento poderão variar entre 50 kW e 350 kW.

A estação de carregamento *Terra HP* é composta pela interface do utilizador (quiosque) e pelo armário de potência (Figura 4), e pode fornecer continuamente a potência máxima de 160 kW (175 kW de pico), cujas magnitudes da tensão DC e corrente na saída poderão atingir os 920 V e 375 A, respetivamente.

As principais características técnicas relativas às interfaces elétricas, mecânicas e térmicas do modelo *Terra HP* de 160 kW estão sumarizadas na Tabela 2.



Figura 4 - Estação de carregamento DC 160 kW Terra HP – Nível 5 [21]

Tabela 2 - Características técnicas da estação de carregamento *Terra HP - ABB* [19]

<u>Interfaces Elétricas</u>	<u>Interfaces Mecânicas</u>
Tensão de Entrada (400 V AC \pm 10%)	Dimensões do Quiosque (c x l x a) (440mm x 620mm x 2390mm)
Corrente Máxima de Entrada (277 A)	Dimensões do Armário (c x l x a) (770mm x 1170mm x 2030mm)
Tensão de Saída (150 - 920 V DC)	Massa do Posto (250 kg)
Corrente Máxima de Saída (375 A)	Massa do Armário (1340 kg)
Fator de Potência (>0.97)	<u>Interfaces Térmicas</u>
Rendimento (94%)	Temperatura de Funcionamento (-35 °C a 55 °C)
THD (< 4,5%)	Temperatura de Armazenamento (-40 °C a 70 °C)

A solução de estação de carregamento *standard (Terra HP)* é constituída por 1 armário de potência e permite o carregamento do VE à potência constante de 160 kW (175 kW de pico). De outra forma, seguindo o princípio da construção modular e da partilha de potência entre armários, o nível de potência de carregamento poderá atingir os 350 kW de pico se forem utilizados 2 armários de potência ligados em paralelo. Para esta situação, a magnitude máxima da tensão DC corresponde a 920V e a magnitude da corrente de saída poderá atingir 500 A [21].

Tendo por base os dados técnicos referentes às interfaces elétricas, foi elaborado um gráfico (Figura 5) que representa a curva característica da potência de carregamento, que relaciona a magnitude da tensão DC com a magnitude da corrente na saída. O regime de carregamento à potência nominal (160 kW) é alcançado entre o valor máximo da corrente de saída (375 A – 426,7 V) e o valor máximo da tensão DC na saída (920 V – 173,9 A).




Figura 5 - Curva característica de potência de carregamento - *ABB Terra HP*

2.2.2. DELTA ELECTRONICS

A *Delta Electronics* é uma empresa multinacional, com sede em Taipei (Taiwan), e desenvolve a sua atividade nas áreas de infraestruturas de energia e telecomunicações, automação e eletrónica de potência [22]. Na área de infraestruturas de energia, a *Delta Electronics* desenvolve soluções comerciais de infraestruturas de carregamento DC cuja gama dos níveis de potência de carregamento disponíveis variam entre 25 kW e 150 kW [23].

A estação de carregamento *Ultra Fast Charger* (Figura 6) pode fornecer continuamente a potência máxima de 150 kW, cuja magnitude da tensão DC na saída poderá atingir 1000 V [24]. A arquitetura do carregador segue o princípio da construção modular e este é constituído por 15 módulos de potência com 10 kW de potência cada.

As principais características técnicas relativas às interfaces elétricas, mecânicas e térmicas estão sumarizadas na Tabela 3.



Figura 6 - Estação de carregamento DC 150 kW *Ultra Fast Charger* – Nível 5 [24]

Tabela 3 - Características técnicas da estação de carregamento *Ultra Fast Charger – Delta Electronics* [24]

<u>Interfaces Elétricas</u>	<u>Interfaces Mecânicas</u>
Tensão de Entrada (400 V AC \pm 10%)	Dimensões do Posto (c x l x a) (852mm x 998mm x 2079mm)
Corrente Máxima de Entrada (336 A)	Massa do Posto (500 kg)
Tensão de Saída (170 - 1000 V DC)	<u>Interfaces Térmicas</u>
Corrente Máxima de Saída (300 A)	Temperatura de Funcionamento (-25 °C a 50 °C)
Fator de Potência (0.99)	-
Rendimento (95%)	-

Tendo por base os dados técnicos referentes às interfaces elétricas, foi elaborado um gráfico (Figura 7) que representa a curva característica da potência de carregamento. O regime de carregamento à potência nominal (150 kW) é alcançado entre o valor máximo da corrente de saída (300 A – 500 V DC) e o valor máximo da tensão DC na saída (1000 V – 150 A).




Figura 7 - Curva característica de potência de carregamento – *Delta Electronics Ultra Fast Charger*

2.2.3. EFACEC

A Efacec é uma empresa portuguesa, com sede em Leça do Balio (Matosinhos), e opera nos setores da energia, engenharia e mobilidade [25]. No âmbito do setor da mobilidade elétrica, para além de pioneira tecnológica, é líder mundial na produção de carregadores DC carga rápida e ultrarrápida, cujos níveis de potência de carregamento disponibilizados variam entre 50 kW e 320 kW [26][27].

No que diz respeito às soluções comerciais de carregadores DC, para além da gama de carga rápida com potências de carregamento até 50 kW (QC45), a Efacec fabrica estações de carregamento ultrarrápido, nomeadamente os modelos HV160, HV175 e HV350. Os modelos HV160 e HV175 permitem o carregamento DC com um nível máximo de potência constante igual a 160 kW e distinguem-se pela magnitude máxima da corrente de saída, que corresponde a 350 A e 250 A, respetivamente. Por último, o modelo HV350 (Figura 8) é constituído por duas unidades HV175 e pode fornecer continuamente a potência máxima de 320 kW. Para os três modelos referidos, a magnitude da tensão DC poderá atingir no máximo 920 V [16].



Figura 8 - Estação de carregamento DC 320 kW HV350 – Nível 5 [24]

As principais características técnicas relativas às interfaces elétricas, mecânicas e térmicas da estação de carregamento HV350 estão sumarizadas na Tabela 4.

Tabela 4 - Características técnicas da estação de carregamento HV350 – Efacec [24]

<u>Interfaces Elétricas</u>	<u>Interfaces Mecânicas</u>
Tensão de Entrada (400 V AC \pm 10%)	Dimensões do Quiosque (c x l x a) (300mm x 600mm x 2400mm)
Corrente Máxima de Entrada (496 A)	Dimensões do Armário (x2) (800mm x 1000mm x 1800mm)
Tensão Máxima de Saída (920 V DC)	Massa do Quiosque (260 kg)
Corrente Máxima de Saída (500 A)	Massa do Armário (x2) (1100kg)
Fator de Potência (0.98)	<u>Interfaces Térmicas</u>
Rendimento (95%)	Temperatura de Funcionamento (-35 °C a 50 °C)
-	Temperatura de Armazenamento (-40 °C a 60 °C)

A Figura 9 mostra a curva característica da potência de carregamento de todas as soluções da gama HV. Relativamente à estação de carregamento HV350, o regime de carregamento à potência nominal (320 kW) é alcançado entre o valor máximo da corrente de saída (500 A – 640 V DC) e o valor máximo da tensão DC na saída (920 V – 350 A).




Figura 9 - Curva característica de potência de carregamento – Efacec HV160, 175 e 350 [24]

2.2.4. HYPERCHARGER

A *Hypercharger* é uma empresa italiana com sede em Bozen e pertence ao grupo *Alpitronic* [28]. Esta desenvolve a sua atividade na área da mobilidade elétrica, nomeadamente no desenvolvimento de soluções de carregadores DC para VEs. A gama de carregadores DC fabricados pela *Hypercharger* disponibiliza níveis de potência que podem variar entre os 75 kW e os 300 kW [29].

A estação de carregamento *HYC300* (Figura 10) é composta por quatro módulos, que podem fornecer individualmente uma potência máxima de 75 kW e que estão ligados em paralelo. No total a *HYC300* pode fornecer continuamente a potência máxima de 300 kW, cuja magnitude máxima da tensão DC na saída poderá atingir 1000 V e a magnitude máxima da corrente de saída poderá atingir 500 A [30].

As principais características técnicas relativas às interfaces elétricas, mecânicas e térmicas da estação de carregamento *HYC300* estão sumarizadas na Tabela 5.



Figura 10 - Estação de carregamento DC 300 kW HYC300 – Nível 5 [30]

Tabela 5 - Características técnicas da estação de carregamento HYC300 – *Hypercharger* [30]

<u>Interfaces Elétricas</u>	<u>Interfaces Mecânicas</u>
Tensão de Entrada (400 V AC \pm 10%)	Dimensões do Posto (c x l x a) (663mm x 732mm x 2235mm)
Corrente Máxima de Entrada (466 A)	<u>Interfaces Térmicas</u>
Tensão de Saída (150 - 1000 V DC)	Temperatura de Funcionamento (-30 °C a 55 °C)
Corrente Máxima de Saída (500 A)	-
Fator de Potência (0.99)	-
Rendimento (94%)	-
THD (< 7%)	-

A Figura 11 mostra a curva característica da potência de carregamento e a curva característica da corrente de saída referente à estação de carregamento HYC300. O regime de carregamento à potência nominal (300 kW) é alcançado entre o valor máximo da corrente de saída (500 A – 600 V DC) e o valor máximo da tensão DC na saída (1000 V – 300 A).




Figura 11- Curva característica de potência de carregamento – *Hypercharger* HYC300 [30]

2.2.5. TRITIUM

A *Tritium* é uma empresa multinacional com sede em Brisbane (Austrália) e desenvolve a sua atividade no setor da indústria automóvel [31]. No âmbito da área da mobilidade elétrica, a *Tritium* desenvolve soluções de estações de carregamento DC cujos níveis de potência de carregamento podem variar entre os 50 kW e 350 kW.

A estação de carregamento *Veefil-PK* (Figura 12) pode fornecer continuamente a potência máxima de 350 kW, cuja magnitude máxima da tensão DC na saída poderá atingir 920 V e a magnitude máxima da corrente de saída poderá atingir 500 A [32].

As principais características técnicas relativas às interfaces elétricas, mecânicas e térmicas da estação de carregamento *Veefil-PK* estão sumarizadas na Tabela 6.



Figura 12 - Estação de carregamento DC 350 kW Veefil-PK – Nível 5 [32]

Tabela 6 - Características técnicas da estação de carregamento *Veefil-PK – Tritium* [32]

<u>Interfaces Elétricas</u>	<u>Interfaces Mecânicas</u>
Tensão de Entrada (400 V AC \pm 10%)	Dimensões do Quiosque (c x l x a) (525mm x 980mm x 1998mm)
Corrente Máxima de Entrada (430 A)	Dimensões do Armário (1230mm x 603mm x 2350mm)
Tensão Máxima de Saída (920 V DC)	Massa do Quiosque (260 kg)
Corrente Máxima de Saída (500 A)	Massa do Armário (920 kg)
<u>Interfaces Térmicas</u>	
Fator de Potência (0.99)	Temperatura de Funcionamento (-35 °C a 50 °C)
Eficiência (98%)	
THD (< 5%)	-

Tendo por base os dados técnicos referentes às interfaces elétricas, foi elaborado um gráfico (Figura 13) que representa a curva característica da potência de carregamento. O regime de carregamento à potência nominal (350 kW) é alcançado entre o valor máximo da corrente de saída (500 A – 700 V DC) e o valor máximo da tensão DC na saída (920 V – 380 A).




Figura 13 - Curva característica de potência de carregamento – *Tritium Veefil-PK*

2.2.6. COMPARAÇÃO DE SOLUÇÕES COMERCIAIS : CARREGAMENTO RÁPIDO

A Tabela 7 sumariza as principais características das interfaces elétricas, mecânicas e térmicas referentes às soluções de mercado de carregamento rápido. Os dados apresentados permitem caracterizar o estado atual e a oferta disponível no mercado relativamente às características das interfaces das estações de carregamento DC.

Atualmente, os níveis de potência disponibilizados pelos fabricantes estão compreendidos entre 150 kW e 350 kW. O sistema de alimentação é comum para todas as soluções apresentadas e é realizado através de um sistema trifásico de energia em baixa tensão, referencial da União Europeia (UE) (400 V/ 50 Hz). Relativamente à tensão saída, existem dois níveis de tensão de referência para o valor máximo que a magnitude da tensão DC poderá atingir: 920 V e 1000 V. Por outro lado, a magnitude mínima da tensão DC à saída poderá variar entre 150 V e 200 V.

O valor máximo da magnitude da corrente à saída poderá estar compreendido entre 300 A e 500 A, para soluções de carregamento com potências inferiores 300 kW e superiores a 300 kW, respetivamente.

Dado que estes são sistemas de elevada potência, a eficiência é um parâmetro com bastante relevância. As soluções apresentadas têm níveis de eficiência elevados, sendo que o nível de eficiência médio das soluções corresponde a 95,2 %. Também, como indicador de eficiência, os níveis de THD são reduzidos, tipicamente entre 4,5 % e 7%, e o fator de potência é bastante elevado, tipicamente está compreendido entre 0,97 e 0,99.

No que diz respeito às interfaces mecânicas, o peso e o volume do posto e do armário de potência diferem consoante o tipo de carregador, o nível de potência de carregamento e as interfaces do utilizador. Como tal, foi calculado para cada solução a densidade de potência, que relaciona a potência de carregamento com o volume total ocupado, e os resultados obtidos variam entre 0,08 kW/l e 0,2 kW/l. Em relação à massa combinada (posto e armário de potência) esta poderá variar entre os 500 kg e 2930 kg, e o volume combinado poderá variar entre 1085 l e 4309 l.

Por último, as interfaces térmicas indicam qual é a amplitude térmica para situações normais de funcionamento dos carregadores. Neste âmbito, todas as soluções apresentadas têm a capacidade de funcionar em ambientes com temperaturas negativas, no máximo até - 35 °C, e em ambientes com temperaturas positivas, no máximo até 55 °C.

Tabela 7 - Comparação das soluções de mercado para o carregamento rápido

Fabricante	<i>ABB</i>	<i>Delta Electronics</i>	<i>Efacec</i>	<i>Hypercharger</i>	<i>Tritium</i>
Modelo	<i>Terra HP</i>	<i>Ultra Fast Charger</i>	<i>HV350</i>	<i>HYC300</i>	<i>Veefil-PK</i>
Nível de Potência	350 kW	150 kW	320 kW	300 kW	350 kW
Tensão de Entrada (UE)	400 V AC ± 10%	400 V AC ± 10%	400 V AC ± 10%	400 V AC ± 10%	400 V AC ± 10%
Tensão de Saída	200 - 920 V DC	170 - 1000 V DC	150 - 920 V DC	150 - 1000 V DC	< 920 V DC
Corrente máxima de Saída	500 A	300 A	500 A	500 A	500 A
Eficiência	94 %	95 %	95 %	94 %	98 %
THD	< 4,5 %	-	-	< 7 %	< 5 %
Fator Potência	0,97	0,99	0,98	0,99	0,99
Massa do Posto	250 kg		260 kg	-	260 kg
Massa do Armário	(x2) 1340 kg	500 kg	(x2) 1100 kg	-	920 kg
Volume	4309 l	1768 l	3312 l	1085 l	2770 l
Densidade de Potência (kW/l)	0,081	0,084	0,096	0,27	0,126
Temperatura Funcionamento	-35 °C a 55 °C	-25 °C a 50 °C	-35 °C a 50 °C	-30 °C a 55 °C	-35 °C a 50 °C

2.3. CURVA DE POTÊNCIA DE CARREGAMENTO – PROPOSTA

No subcapítulo 2.2, a análise às soluções de mercado de carregamento rápido permitiu caracterizar e comparar as ofertas comerciais de carregadores DC desenvolvidos pelos principais concorrentes do referido mercado. Como tal, com base no estudo realizado, entendeu-se que um carregador que cumpra com a curva característica da potência de carregamento ilustrada pela Figura 14 (curvas da corrente e potência de carregamento em função da tensão da DC, sombreadas a cinzento e laranja, respetivamente), é algo atual e inovador, capaz de rivalizar com as soluções disponibilizadas pelo mercado em questão.

A curva sugerida é referente a um carregador DC modular que pode fornecer continuamente a potência máxima de 100 kW, cuja magnitude da tensão DC na saída poderá variar entre 150 V e 1000 V e a magnitude máxima da corrente na saída poderá atingir 300 A. A utilização de vários módulos em paralelo permite aumentar o nível de potência de carregamento e a densidade de potência do carregador. A curva de carregamento sugerida é caracterizada por ter dois regimes de carregamento: o regime de carregamento com corrente constante (CC) e o regime de carregamento à potência nominal (CP). O regime de carregamento com corrente constante (300 A) é alcançado entre o valor mínimo da magnitude DC da tensão de saída (150 V) e os 333,3 V. Por outro lado, o regime de carregamento à potência nominal (100 kW) é alcançado entre o valor máximo da magnitude da corrente de saída (300 A – 333,3 V DC) e o valor máximo da magnitude da tensão DC na saída (1000 V – 100 A).




Figura 14 - Curvas características de carregamento –Carregador DC (100 kW)

2.4. ARQUITETURA DE CARREGADORES DC

2.4.1. TOPOLOGIAS DE CARREGADORES

As características dos carregadores *off-board* estão dependentes do modo como é assegurado o isolamento galvânico, ou seja, a separação elétrica entre a rede elétrica e o VE. Para tal existem duas possibilidades, a primeira possibilidade o isolamento é garantido pelo transformador de potência da baixa frequência (LF) (Figura 15, Figura 16). A segunda possibilidade o isolamento é garantido pelo transformador de alta frequência (HF), que são integrados nos carregadores, no andar de conversão DC-DC (Figura 16). As principais vantagens de assegurar o isolamento galvânico na HF, são a maior densidade de potência dos carregadores, motivado pela redução de peso, volume e custo da solução final associado ao transformador de LF, bem como a redução das dimensões dos componentes de filtragem (motivado pelo aumento da frequência de comutação). Também, o isolamento na HF permite combinar múltiplas saídas de potência, apesar da maior complexidade nas estratégias de controlo das topologias associadas [33][34].




Figura 15 - Estrutura genérica de carregador off-board com isolamento no transformador LF [35]




Figura 16 - Estrutura genérica de carregador off-board com isolamento no conversores DC-DC HF [35]

2.4.2. TOPOLOGIAS DE CONVERSORES

A escolha das topologias dos conversores de potência que compõe o carregador DC, retificador (AC/DC) e conversor (DC/DC), está dependente do modo como é assegurado o isolamento galvânico: com isolamento no andar da LF ou com isolamento no andar da HF. Segundo vários autores [36][37][38], o isolamento galvânico no andar da HF em carregadores DC de carga ultrarrápida apresenta várias vantagens, uma vez que permite desenvolver soluções com níveis de potência à saída superiores e com maior densidade de potência, tornando possível providenciar múltiplas saídas de potência, o que resulta em soluções finais mais compactas. Também, o facto de o isolamento ser efetuado na HF, permite que os interruptores operem a frequências mais elevadas, fazendo com que os elementos passivos possuam menores dimensões, eliminando a necessidade da utilização de um transformador de LF, que encarece não só as dimensões gerais e o peso do carregador, mas também o custo final da solução. Tendo em conta os factos anteriormente mencionados, o conversor DC/DC a seleccionar para estudo na presente dissertação deverá apresentar o isolamento galvânico na HF e integrar um carregador DC com a estrutura genérica apresentada na Figura 16.

Dado que o foco desta dissertação é no andar de conversão DC/DC, as topologias de retificadores (AC/DC) não serão analisadas. Não obstante, a título de exemplo, algumas das topologias de retificador capazes de integrar um carregador DC são descritas em [39][40][41][42], tais como: *Vienna Rectifier*, *Active Front End*, *Swiss Rectifier* ou conversores de multinível, como é o caso do *Neutral-Point Clamped*.

Relativamente às topologias de conversores DC/DC isolados, e tendo em conta a aplicação desejada na presente dissertação, algumas topologias capazes de satisfazer os critérios técnico-práticos impostos para o conversor DC/DC, são analisadas com detalhe em [43][44][45][46], tais como: *Resonant Full Bridge (RFB)*, *Phase Shifted Full Bridge (PSFB)* e *Dual Active Bridge (DAB)*. No subcapítulo seguinte será realizada uma análise a cada uma das topologias de conversores DC/DC isolados, de modo a comparar e a escolher a topologia mais indicada para o presente trabalho.

2.4.3. RESONANT LLC FULL BRIDGE

A topologia do conversor DC/DC isolado RFB, apresentada na Figura 17, é constituída por um inversor (DC/AC), composto por uma ponte completa com quatro interruptores (de S_1 a S_4)², um circuito ressonante LLC (constituído por um condensador (C_r), uma indutância de fugas (L_r) e uma indutância de magnetização (L_m)), por um transformador de HF, uma ponte retificadora completa (AC/DC) composta por quatro díodos (de D_1 a D_4) e pelo andar de saída, composto pela filtro de saída (um condensador (C_o) e uma bobine (L_o)) e a carga (R_o), que neste contexto representa uma bateria. O princípio construtivo e de funcionamento desta topologia é bastante semelhante à topologia *Full Bridge*, contudo o acréscimo do circuito ressonante faz com que seja possível a comutação suave nos interruptores e nos díodos, em determinadas condições de funcionamento e, portanto, torna-o mais eficiente.

Tipicamente [47], os interruptores (S_1 e S_4) e (S_2 e S_3) conduzem alternadamente, desfasados de 180° e forçam a entrada de condução dos díodos (D_1 e D_4) e (D_2 e D_3), respetivamente, e podem funcionar em dois modos. No modo 1 (Figura 18), quando (S_1 e S_4) estão a conduzir, a tensão de entrada é aplicada ao tanque ressonante, e como consequência uma corrente (que corresponde à diferença entre a corrente de ressonância




Figura 17 - Circuito elétrico do conversor DC/DC FB LLC; Adaptado de [48]

² Na topologia do conversor RFB ilustrada os díodos em anti paralelo foram omitidos




Figura 18 - Modo de funcionamento 1; À esquerda: Condução dos semicondutores S_1 , S_4 , D_1 e D_4 ;
À direita: Condução dos semicondutores S_2 , S_3 , D_2 e D_3 [48]

(i_{L_r}) e a corrente de magnetização (i_{L_m}) flui pelos enrolamentos do primário e induz uma tensão no secundário do transformador. Igualmente, quando (S_2 e S_3) estão a conduzir, é aplicada uma tensão de polaridade oposta ao circuito ressonante e, conseqüentemente fluirá uma corrente (i_{L_r}) no sentido oposto e é induzida uma tensão no secundário do transformador. No modo 2 (Figura 19), denominado por *freewheeling*, não há transferência de potência entre o primário e o secundário do transformador, porque a magnitude da corrente i_{L_r} é igual à magnitude da corrente i_{L_m} , e como tal a magnitude corrente no secundário é nula.

Para além destes modos de funcionamento e dependendo do valor do fator de carga (que relaciona o ganho de conversão e a frequência f_s), o conversor pode operar em modo ressonante, quando a frequência f_s é igual à frequência de ressonância e o ganho do circuito ressonante é unitário, ou nos modos em que a frequência f_s é superior ou inferior à frequência de ressonância. A principal diferença entre estes três modos de operação está relacionada com a forma de onda da corrente i_{L_m} e i_{L_r} . No modo em que a frequência f_s é igual à frequência de ressonância (Figura 20 – à esquerda), durante o período de condução dos




Figura 19 - Modo de funcionamento 2 (*Freewheeling*); À esquerda: Condução dos interruptores S_1 e S_4 ; À direita: Condução dos díodos em antiparalelo com os interruptores S_1 e S_4 [48]

interruptores S_1 e S_4 a magnitude da corrente i_{L_m} aumenta e, no instante da comutação, a magnitude da corrente i_{L_r} iguala a magnitude da corrente i_{L_m} , fazendo com que a corrente no primário e secundário do transformador seja nula. Desta forma, a entrada de condução dos interruptores S_2 e S_3 e a saída de condução dos interruptores S_1 e S_4 , bem como dos respectivos díodos, é realizada em *soft switching*.

No modo de funcionamento em que a frequência f_s é superior à frequência de ressonância (Figura 20 – ao centro), durante o período de condução dos interruptores S_1 e S_4 a magnitude da corrente i_{L_m} aumenta e, no instante da comutação, a magnitude da corrente i_{L_r} é superior à magnitude da corrente i_{L_m} , a saída de condução dos interruptores S_1 e S_4 bem como os díodos D_1 e D_4 seja realizada em *hard switching*.

Por outro lado, quando a frequência f_s é inferior à frequência de ressonância (Figura 20 – à direita), durante o período de condução dos interruptores S_1 e S_4 a magnitude da corrente i_{L_m} iguala a magnitude da corrente i_{L_r} antes do instante da comutação, fazendo com que o conversor opera em *freewheeling*. Como resultado, apesar da comutação dos interruptores e díodos ocorrer de forma suave, a energia circulante faz com que as perdas de condução nos interruptores sejam superiores.




Figura 20 - Formas de ondas teóricas (À esquerda: $f_s = f_r$; Ao centro: $f_s > f_r$; À direita: À esquerda: $f_s < f_r$) (a) Sinal PWM aplicado aos interruptores; (b) Tensão aplicada aos transístores S_2 e S_3 ; (c) Corrente de ressonância (i_{L_r}) e de magnetização (i_{L_m}); (d) Corrente nos díodos da ponte retificadora; Adaptado de [48]

Atualmente, os conversores ressonantes são utilizados em diversas aplicações tais como em sistemas de armazenamento de energia, em sistemas de redes e telecomunicações, em sistemas de produção distribuída e conversão de energia (eólica, fotovoltaica, células de combustível), em sistemas de amplificação áudio, em sistemas de carregamento por indução, em fontes de alimentação de diversos equipamentos eletrônicos e em carregadores de VEs [49][50]. A grande vantagem deste tipo de conversores está relacionada com capacidade de operação em modo *buck* ou *boost* e pela característica de *soft switching* providenciada pelo circuito ressonante, que proporciona a obtenção de elevados níveis de eficiência de conversão. Todavia, o grau de complexidade no dimensionamento e controlo da malha ressonante e a dependência do nível da carga para obtenção da comutação suave, são desvantagens majorantes associadas a esta topologia.

2.4.4. PHASE SHIFT FULL BRIDGE

A topologia do conversor DC/DC isolado PSFB, apresentada na Figura 21, é constituída pelos mesmos elementos da topologia RFB, exceto a malha ressonante. O esquema elétrico desta topologia é constituído por um inversor (DC/AC), composto por uma ponte completa com quatro interruptores (de Q_1 a Q_4) e respectivos díodos em anti paralelo (de D_1 a D_4), por quatro condensadores (de C_1 a C_4) ligados em paralelo com os interruptores, que simbolizam as suas respectivas capacidades parasitas, por uma indutância de fugas (L_r) e um do transformador de HF (T_1), pela ponte retificadora a díodos (de D_5 a D_8), pelo filtro LC de saída, composto por um condensador (C_o) e uma bobine (L_o).




Figura 21 - Circuito elétrico do conversor DC-DC PSFB; Adaptado de [51]

Tipicamente, durante a operação todos os interruptores operam com um *duty cycle* de 50% e os sinais de controlo aplicados aos interruptores Q_1 e Q_2 e aos interruptores Q_3 e Q_4 , são complementares, relativamente. Isto significa que, quando o interruptor Q_1 está a conduzir, o interruptor Q_2 não conduz, assim como para os interruptores Q_3 e Q_4 , e vice-versa. Para além desta complementaridade, os sinais aplicados aos interruptores Q_3 e Q_4 são desfasados em relação aos sinais aplicados aos interruptores Q_1 e Q_2 .

A magnitude da tensão aos terminais do primário (V_P) varia entre $-V_{DC}$ e V_{DC} , dependendo do estado de condução dos interruptores. Durante a condução simultânea dos interruptores Q_1 e Q_4 , a magnitude da tensão do primário corresponde ao valor da tensão no barramento DC ($+V_{DC}$). Por outro lado, durante a condução dos interruptores Q_2 e Q_3 , a magnitude da tensão do primário é invertida e corresponde à magnitude negativa da tensão no barramento DC ($-V_{DC}$). A magnitude da tensão aplicada ao primário é nula para todas as restantes combinações de condução dos interruptores e também em pontos de funcionamento em que os interruptores são percorridos por uma corrente ressonante, que circula entre os elementos parasitas dos interruptores e do transformador.

Na prática, quando o interruptor Q_1 sai de condução e o interruptor Q_4 está a conduzir (Modo 1 - introduzido na Figura 22), a corrente continua a fluir através do condensador C_1 , carregando-o até atingir a amplitude de V_{DC} . Neste instante, é alcançada a magnitude máxima instantânea da corrente no primário. Também, como o condensador C_2 está carregado e eletricamente ligado em paralelo com C_1 , vai descarregar e a magnitude da tensão no primário e secundário decresce até se tornar nula. Posteriormente (Modo 2), quando o condensador C_2 descarrega, o diodo D_2 está diretamente polarizado e começa a conduzir a corrente do primário. Nesta situação, o interruptor Q_2 pode comutar de forma suave, as magnitudes das tensões no primário e secundário são nulas e a magnitude da corrente do primário diminui. No modo 3, o interruptor Q_4 sai de condução e a corrente no primário começa a fluir pelos condensadores C_3 e C_4 , tal como acontece com os condensadores C_1 e C_2 no modo 1. No final deste modo, a magnitude da tensão DC de entrada é imposta ao condensador C_4 e a tensão aos terminais do condensador C_3 decresce até se anular. Desta forma, a magnitude da tensão do primário é invertida e corresponde a $-V_{DC}$. Porém, o facto do condensador C_4 estar a ser carregado e a magnitude da tensão aos seus terminais atingir uma magnitude superior à da tensão aos terminais da indutância L_R no final deste ciclo, faz com que, para além da condução dos diodos D_5 e D_8 (verificada durante os

modos 0, 1, 2 e 3), os díodos D_6 e D_7 comecem a conduzir. Desta forma, como todos os díodos estão a conduzir, os enrolamentos do secundário do transformador ficam em situação de curto circuito e a tensão no secundário é nula, enquanto no primário a magnitude da tensão permanece igual a $-V_{DC}$. Por último, no modo de funcionamento 4, o condensador C_3 está descarregado, e o díodo D_3 começa a conduzir a corrente que flui pelo primário do transformador, possibilitando a comutação suave do interruptor Q_3 . A magnitude da tensão DC no primário mantém igual a $-V_{DC}$ e, como todos os díodos da ponte retificadores estão a conduzir, a magnitude da tensão DC mantém-se nula. No final do modo 4, os interruptores Q_2 e Q_3 entram em condução, a corrente que flui pelos díodos D_5 e D_8 decresce até se anular, e a corrente no secundário apenas circula pelos díodos D_6 e D_7 . Assim, a magnitude da tensão no primário mantém igual a $-V_{DC}$, bem como a magnitude da tensão no secundário.




Figura 22 - Formas de ondas teóricas da tensão no primário (V_P) e secundário (V_S) no transformador e da corrente no primário (I_P); Adaptado de [52]

Tal como nos conversores RFB, o campo de aplicação dos conversores PSFB é amplo. Comparativamente, a complexidade de dimensionamento e controlo deste conversor

é menor do que no conversor RFB, o facto da tensão desta topologia ser uma variante da topologia *full bridge* implica que o conversor opera exclusivamente em modo *buck*. Relativamente ao *soft switching* dos semicondutores, tal como na topologia anterior, existe uma dependência entre a capacidade de comutar de forma suave e o valor da carga, que é degradada à medida que o valor da carga aumenta. Para além disso, como em determinados pontos de funcionamento os enrolamentos do secundário poderão ficar em situação de curto circuito, é expectável que as perdas de condução nos díodos sejam superiores em comparação à topologia RFB.

2.4.5. DUAL ACTIVE BRIDGE

A topologia do conversor DC/DC isolado DAB, apresentada na Figura 23, ao contrário das topologias RFB e PSFB, é composta por duas pontes completas de interruptores e permite a bidirecionalidade do trânsito de potência. O esquema elétrico desta topologia é constituído por um inversor (DC/AC), composto por uma ponte completa com quatro interruptores (de Q₁ a Q₄) e respetivos díodos em anti paralelo, por um retificador (AC/DC), composto por uma ponte completa com quatro interruptores (de Q₅ a Q₈) e respetivos díodos em anti paralelo, por uma bobine externa (L_K), um transformador de HF e pelo filtro de saída, composto por um condensador (C_o) e uma bobine (L_o). Tal como na topologia PSFB, o esquema de controlo aplicado ao conversor DAB é baseado na introdução de um desfasamento, mas com algumas diferenças significativas. Neste sentido, os sinais aplicados aos interruptores de cada diagonal das pontes H são iguais e, em cada ponte, as diagonais de interruptores conduzem de forma complementar. Nesta topologia o desfasamento dos sinais aplicados aos interruptores é criado em relação à diagonal da ponte




Figura 23 - Circuito elétrico do conversor DC-DC DAB; Adaptado de [53]

homóloga, ou seja, os interruptores Q_5 e Q_6 , conduzem desfasados em relação aos interruptores Q_1 e Q_4 , e o mesmo acontece para as restantes diagonais. Este esquema de controlo, permite que seja criada uma diferença de potencial aos terminais da bobine em função do desfasamento criado, por outras palavras, o controlo do trânsito de potência é realizado através do controlo do desfasamento, como ilustra a Figura 24.

A magnitude da tensão aplicada ao primário (V_p) e secundário (V_s) do transformador poderá variar entre $\pm V_{dc1}$ e $\pm V_{dc2}$, respetivamente, dependendo do estado de condução dos interruptores. Desta forma, quando os interruptores Q_1 e Q_4 estão a conduzir, a magnitude da tensão aplicada ao primário corresponde a $+V_{dc1}$, caso contrário, se os interruptores Q_2 e Q_3 estiverem em condução, a magnitude da tensão V_p corresponde a $-V_{dc1}$. Relativamente à




Figura 24 – Formas de onda teóricas do conversor DAB [53]

magnitude da tensão V_s , caso se o conjunto de interruptores Q_5 e Q_8 ou Q_6 e Q_7 estiverem em condução, a magnitude da tensão corresponde a $+V_{dc2}$ ou $-V_{dc2}$, respetivamente. Com base nestas magnitudes, a tensão aplicada à bobina é dada pela diferença entre a magnitude da tensão V_p e V_s .

O princípio de funcionamento do conversor DAB será explicado com base nos intervalos sugeridos na Figura 24, e com base nas mesmas condições de funcionamento explicadas para os conversores RFB e PSFB, ou seja, o D é contante e igual a 50% e a frequência f_s é constante.

No intervalo 1, os interruptores Q_1 e Q_4 do primário e os interruptores Q_6 e Q_7 estão a conduzir e a forma de onda de corrente da indutância de fugas é negativa e positiva. Durante este intervalo a magnitude da tensão V_p é igual a $+V_{dc1}$ e a magnitude da tensão V_s é igual a $-V_{dc2}$. Na transição entre o intervalo 1 e o intervalo 2, a energia armazenada na indutância carrega as capacitâncias de saída dos interruptores Q_6 e Q_7 e descarrega as capacitâncias de saída de Q_5 e Q_8 . Depois da energia circulante da indutância carregar e descarregar as capacitâncias de saída dos interruptores, a corrente no secundário começa a fluir pelos díodos D_5 e D_8 , fazendo com que a tensão aos terminais dos respetivos interruptores seja nula. Nesse instante o *soft switching* é alcançado na saída de condução para os interruptores Q_6 e Q_7 e na entrada de condução para os interruptores Q_5 e Q_8 .

No intervalo 2, os interruptores Q_1 , Q_4 , Q_6 e Q_7 estão a conduzir, e a magnitude da tensão V_p e V_s é de $+V_{dc1}$ e $+V_{dc2}$, respetivamente. Como tal, a corrente durante este período mantém-se positiva e atinge a máxima amplitude. No final deste intervalo, os interruptores Q_1 e Q_4 saem de condução e os interruptores Q_2 e Q_3 entram em condução, de acordo com o mesmo princípio de comutação suave do intervalo 1. Também durante a transição entre o intervalo 2 e 3, a energia circulante da indutância de fugas vai descarregar e carregar as capacitâncias dos interruptores Q_2/Q_3 e Q_1/Q_4 , respetivamente. Quando o processo de carga e descarga terminar a corrente continuará a fluir, desta vez pelos díodos D_2 e D_3 , fazendo com que a tensão aos terminais dos respetivos interruptores seja nula e possibilite o *soft switching* da entrada de condução dos interruptores Q_2 e Q_3 e da saída de condução dos interruptores Q_1 e Q_4 .

No intervalo 3 (à semelhança do intervalo 1), os interruptores Q_2 e Q_3 do primário e os interruptores Q_5 e Q_8 estão a conduzir e, como a magnitude da tensão V_p e V_s corresponde

a $-V_{dc1}$ e $+V_{dc2}$, respetivamente, a forma de onda de corrente da indutância de fugas é positiva e negativa. No final deste intervalo, os interruptores Q_5 e Q_8 saem de condução e os interruptores Q_6 e Q_7 começam a conduzir (para as mesmas condições de *soft switching* anteriormente explicadas).

Por último, no intervalo 4 a corrente na indutância de fugas permanece negativa e atinge a máxima amplitude e, uma vez que os interruptores Q_2, Q_3, Q_6 e Q_7 estão a conduzir, a magnitude da tensão V_p e V_s corresponde a $-V_{dc1}$ e $-V_{dc2}$, respetivamente. No final deste intervalo, os interruptores Q_2 e Q_3 saem de condução (para as mesmas condições de *soft switching* anteriormente explicadas) e o ciclo de funcionamento repete-se.

O conversor DC/DC isolado DAB representa uma das topologias mais preponderante para aplicações onde sejam requeridos elevados níveis de potência e elevada eficiência de conversão. A particularidade desta topologia ter duas pontes ativas, faz com que do ponto de vista prático este seja um conversor versátil, no sentido de que possibilita o trânsito de potência bidirecional bem como a adoção de várias estratégias de modulação para o controlo do trânsito de potência. Para além disso, o facto das técnicas de *soft switching* tirarem proveito dos elementos parasitas do circuito, faz com que não seja necessário a inclusão de uma malha ressonante, diminuindo desta forma a complexidade de dimensionamento e controlo. Para além do campo de aplicação deste conversor em carregadores de VEs e híbridos plug-in, a sua aplicabilidade estende-se para sistemas que exijam potências elevadas e bidirecionalidade do trânsito de potência, tais como: sistemas de produção distribuída em *smartgrids*, sistemas de armazenamento de energia, sistemas de energias renováveis, aviação e exploração espacial [54][55][56].

2.4.6. ANÁLISE COMPARATIVA AOS CONVERSORES RFB, PSFB E DAB

A escolha da topologia de conversor DC/DC isolado, deve ser fundamentada de acordo com os objetivos requeridos para a aplicação em causa. Desta forma, um conversor DC/DC (100 kW) que seja passível de ser utilizado no estágio de conversão DC/DC de um carregador DC de carga ultra rápida, deverá ter uma elevada densidade de potência, ter a capacidade de operar a frequências de comutação elevadas, de modo a reduzir as dimensões gerais do sistema e o peso, ter um elevado fator de potência e ser capaz de atingir elevados níveis de eficiência para diversos níveis de carga. Para além destes requisitos, a topologia de conversor a seleccionar deverá ser capaz de cumprir com as especificações que advêm da curva de carga sugerida e ter potencial para ser utilizada a curto/médio prazo na mobilidade elétrica.

Partindo das análises realizadas anteriormente aos conversores RFB, PSFB e DAB, decidiu-se que a topologia escolhida para integrar o estágio de conversão DC/DC é topologia DAB. Esta escolha foi fundamentada com base em três fatores: o grau de complexidade no dimensionamento, o grau de complexidade do controlo da operação e o potencial para ser utilizado a curto/médio prazo na mobilidade elétrica.

Comparando a topologia escolhida com a RFB, a adição da malha LLC faz com que o grau de complexidade inerente ao dimensionamento e à operação seja superior ao da topologia DAB. Por outro lado, o grau de complexidade no dimensionamento e operação do conversor PSFB é inferior ao da topologia DAB, todavia como as perdas nos semicondutores são majoradas pelas perdas de condução nos semicondutores, e como os semicondutores da ponte H_2 da topologia PSFB são díodos, as perdas por condução nesta topologia serão superiores, e conseqüentemente a eficiência de conversão alcançada será inferior à topologia DAB. Para além disso, do ponto de vista construtivo, a topologia genérica do conversor DAB pode operar como um conversor PSFB ou RFB. Como a principal diferença destes conversores com o conversor DAB (para além da malha ressonante LLC do conversor RFB) está relacionado com o facto dos semicondutores da ponte H_2 serem díodos, neste caso é possível desligar os interruptores da ponte H_2 do conversor DAB e forçar a condução dos díodos em anti paralelo dos interruptores e alterando a lógica do comando da ponte H_1 .

Do ponto de vista tecnológico, como o conversor DAB possui duas pontes de interruptores, faz com que esta topologia tenha potencial para ser utilizada na mobilidade elétrica a curto/médio prazo devido à possibilidade de trânsito de potência bidirecional.

Neste sentido, apesar da oferta no mercado de VEs que possuam carregadores *on board* bidirecionais ser diminuta, a utilização deste tipo de conversores permite que os VEs atuem como uma fonte de produção distribuída, cuja energia pode ser utilizada para alimentar uma instalação elétrica de uma habitação (*vehicle-to-home (V2H)*), ou ser vendida à rede elétrica (*vehicle-to-grid (V2G)*).

O Quadro 1 apresenta uma comparação qualitativa entre os graus de complexidade de dimensionamento, operação e capacidade de bidirecionalidade de transito de potência dos conversores em análise.

Quadro 1 – Comparação qualitativa entre os conversores DC/DC isolados RFB, PSFB e DAB

Conversores DC/DC	Características		
	Grau de Complexidade do Dimensionamento	Grau de Complexidade da Operação	Bidirecionalidade de trânsito de potência
RFB	Elevado: Complexidade na Análise e Dimensionamento circuito ressonante	Elevado: Complexidade na operação e controlo do circuito ressonante	Não Compatível
PSFB	Baixo: Simplicidade na análise e dimensionamento dos sistemas do conversor	Baixo: Modulação por <i>phase shift</i> aplicada aos interruptores da ponte H ₁	Não Compatível
DAB	Médio: Grau de complexidade superior à topologia PSFB devido ao acréscimo da segunda ponte H de interruptores	Baixo: Modulação por <i>phase shift</i> aplicada aos interruptores da ponte H ₁ e H ₂	Compatível

3. DUAL ACTIVE BRIDGE

O DAB é um conversor DC/DC isolado que permite o trânsito de potência bidirecional e, convencionalmente, é composto por duas pontes H (H_1 : composta pelos interruptores de S_1 a S_4 ; H_2 : composta pelos interruptores de S_5 a S_8 que estão interligadas por intermédio de um transformador de HF [57][58], Figura 25. O transformador de HF providencia o isolamento galvânico, é utilizado para regular os níveis de tensão entre o primário (V_p) e o secundário (V_s), podendo funcionar como abaixador ou elevador de tensão, e a indutância de fugas (L_K), ligada eletricamente em série, representa um aspeto crucial para o funcionamento desta topologia, uma vez que funciona como elemento que limita o trânsito de potência no conversor [59].




Figura 25 - Esquema elétrico do conversor DAB

3.1. INTRODUÇÃO

Genericamente [60][61], o controlo do trânsito de potência no conversor DAB pode ser realizado através da variação de um ou mais parâmetros, tais como: o *phase shift* (ϕ), a frequência de comutação (f_s) e o *duty cycle* (D) dos interruptores. A metodologia utilizada na presente dissertação é denominada por *Single Phase Shift Modulation* (SPSM), onde os parâmetros f_s e D são constante (tipicamente $D=50\%$) e o único parâmetro de controlo é o ϕ .

Nesta metodologia, a partir de um ângulo φ é possível criar um desfasamento entre as ondas quadradas aplicadas ao primário e secundário do transformador, de forma criar uma diferença de potencial aos terminais da indutância de fugas (V_{LK}), como mostra a Figura 26 (a título de exemplo) . Para tal, os sinais aplicados aos interruptores de cada *leg* das pontes H_1 e H_2 são complementares e os sinais aplicados aos pares de interruptores da diagonal de cada ponte estão desfasados de φ , em relação aos sinais aplicados aos da segunda ponte. Isto significa que os sinais aplicados aos interruptores S_1 e S_4 são desfasados de φ , em relação aos sinais aplicados dos interruptores S_5 e S_8 , bem como os sinais aplicados interruptores S_2 e S_3 , em relação aos interruptores S_6 e S_7 (ver Anexo A). Assim, de acordo com o estado de condução dos interruptores, as magnitudes das tensões V_p e V'_s (tensão do secundário referenciada ao primário) desfasadas de φ podem ser dadas pelas seguintes equações:

$$V_p = \begin{cases} +V_i, & \text{quando } S_{1,4} = \text{ON e } S_{2,3} = \text{OFF} \\ -V_i, & \text{quando } S_{1,4} = \text{OFF e } S_{2,3} = \text{ON} \end{cases} \quad (1)$$

$$V'_s = \begin{cases} +nV_o, & \text{quando } S_{5,8} = \text{ON e } S_{6,7} = \text{OFF} \\ -nV_o, & \text{quando } S_{5,8} = \text{OFF e } S_{6,7} = \text{ON} \end{cases} \quad (2)$$

Desta forma, o desfasamento resultante entre as formas de onda das tensões V_p e V_s , origina uma diferença de potencial aos terminais da indutância de fugas (V_{LK}), fazendo com que circule uma corrente pela bobine (i_{LK}) e, conseqüentemente, possibilite a transferência de potência no conversor. A magnitude de V_{LK} é dada por $V_p - nV_s$ (onde n representa a razão entre o número de espiras do primário e secundário do transformador) e, dependendo do sinal de V_p e V_s , a queda de tensão aos terminais da bobine L_K pode ser calculada com base das equações (1) e (2) através da seguinte equação:

$$V_{LK} = \begin{cases} V_p + nV_s, & \text{quando } V_p = +V_i \cap V_s = -V_o & \text{(Intervalo I)} \\ V_p - nV_s, & \text{quando } V_p = +V_i \cap V_s = +V_o & \text{(Intervalo II)} \\ -V_p + nV_s, & \text{quando } V_p = -V_i \cap V_s = -V_o & \text{(Intervalo III)} \\ -V_p - nV_s, & \text{quando } V_p = -V_i \cap V_s = +V_o & \text{(Intervalo IV)} \end{cases} \quad (3)$$




Figura 26 - Formas de onda no conversor DAB

Como resultado da diferença de potencial aplicada à bobine e tendo em conta os intervalos definidos na equação (4), uma corrente (i_{LK}), cujo declive da forma de onda é

dependente de determinado valor de L_K , fluirá entre as pontes do conversor. No intervalo 1, o declive da curva de i_{LK} é o mais acentuado, devido ao facto da magnitude da tensão V_{LK} corresponder o máximo valor positivo da tensão aplicada ($V_p + nV_s$). Por outro lado, no intervalo 2, como $V_p=V_i$ e $V_s=V_o$, a tensão aplicada à bobine é $V_p - nV_s$, fazendo com que o declive da curva i_{LK} seja menos acentuado, onde a corrente (i_{LK}) atinge a sua máxima amplitude no final deste intervalo. Durante o intervalo 3 e 4, o comportamento da curva i_{LK} é semelhante ao dos intervalos 1 e 2, respetivamente, todavia a magnitude da tensão (V_{LK}) é negativa, e como tal, os declives são negativos.

3.2. MODELO MATEMÁTICO

3.2.1. MODELIZAÇÃO DA INDUTÂNCIA

Para a análise matemático do conversor DAB foi considerada uma simplificação do circuito elétrico inicialmente proposto (Figura 27). O circuito equivalente apresentado representa um sistema ideal, onde as perdas de condução e comutação são negligenciadas, bem como o efeito da indutância de magnetização do transformador e as capacidades parasitas dos interruptores, e é constituído por duas fontes de tensão quadradas (V_p e nV_s) e uma bobine (L_K). Durante o funcionamento em estado estacionário, os valores que as magnitudes das tensões V_p e V_s podem assumir num período de comutação (T_s) são iguais a $(+V_i$ ou $-V_i)$ e $(+nV_o$ ou $-nV_o)$ respetivamente, e n representa a razão entre o número de espiras do primário e do secundário do transformador (N_p/N_s).

Tendo em conta a simetria cíclica das formas de onda de V_p , nV_s e i_{LK} , a análise do trânsito de potência no conversor pode ser efetuada para metade do período de comutação ($T_s/2$), sendo que este pode ser dividido em dois intervalos distintos, como mostra a Figura 28:

- Intervalo I: ($0 < t \leq dT_s/2$)
- Intervalo II: ($dT_s/2 < t \leq T_s/2$)

Onde d corresponde ao intervalo de tempo que relaciona o desfaseamento angular existente entre as ondas V_p e V_s devido ao ângulo de desfaseamento φ , e é definido por $d = \varphi/\pi$.




Figura 27 - Esquema equivalente do conversor DAB




Figura 28 - Formas de ondas da tensão e corrente na bobine

O valor médio da potência transitada no primário (P_i), durante $T_s/2$, é igual à do secundário (P_o), ou seja ($P_i=P_o$), sendo que P_i pode ser calculada a partir da seguinte expressão :

$$P_i = \frac{1}{T_s} \int_0^{T_s} p_i(t) dt = \frac{2}{T_s} \int_0^{T_s/2} v_p(t) i_{L_K}(t) dt \quad (5)$$

Para o cálculo da i_{L_K} , considerou-se que no instante inicial ($t_0 = 0$) existe uma corrente $i_{L_K,0}$ que flui por L_K . Assumindo que ϕ é positivo e varia entre ($0 < \phi < \pi$), para os intervalos I e II, a magnitude de i_{L_K} pode ser expressa pelas seguintes equações, respetivamente:

$$I: i_{L_K}(t) = i_{L_K,0} + \frac{(V_i + V_o n)t}{L}, \quad \forall t \in 0 < t < dT_s/2 \quad (6)$$

$$II: i_{L_K}(t) = i_{L_K}(T_\varphi) + \frac{(V_i - V_o n)(t - t_1)}{L}, \quad \forall t \in dT_s/2 < t < T_s/2$$

Dada a simetria das formas de onda para $T_s/2$, e como $T_\varphi = \varphi/\omega_s$ (ou $T_\varphi = d.T_s/2$) e $T_s/2 = \pi/\omega_s$, a magnitude de $i_{L_K,0}$ pode ser calculada através da seguinte equação:

$$-i_{L_K,0} = i_{L_K}(T_s/2) \quad (7)$$

Onde:

$$i_{L_K}(T_s/2) = i_{L_K}(T_\varphi) + \frac{(V_i - V_o n)(\pi - \varphi)}{2\pi f_s L_K} \quad (8)$$

$$i_{L_K}(T_\varphi) = i_{L_K,0} + \frac{(V_i + V_o n)\varphi}{2\pi f_s L_K} \quad (9)$$

Substituindo a equação (7) pelas equações (8) e (9), resulta a seguinte equação:

$$-i_{L_K,0} = i_{L_K,0} + \frac{(V_i + V_o n)\varphi}{2\pi f_s L_K} + \frac{(V_i - V_o n)(\pi - \varphi)}{2\pi f_s L_K} \quad (10)$$

Onde a magnitude de $i_{L_K,0}$ pode ser calculada pela seguinte expressão:

$$i_{L_K,0} = \frac{\pi(V_o n - V_i) - 2\varphi n V_o}{4\pi f_s L_K} \quad (11)$$

Desta forma, o valor médio da corrente (\bar{I}_i) que flui entre a ponte H₁ e H₂ durante metade de período de comutação ($T_s/2$), pode ser calculado através da seguinte expressão:

$$\bar{I}_i = \frac{1}{T_S} \int_0^{T_S/2} i_{LK}(t) dt \quad (12)$$

Resolvendo a equação anterior, o valor médio da corrente é dado por:

$$\bar{I}_i = \frac{nV_o\varphi(\pi - |\varphi|)}{w_S L_K \pi} \quad (13)$$

Como P_o é igual a P_i e, assumindo que φ pode ser positivo ou negativo ($-\frac{\pi}{2} < \varphi < \frac{\pi}{2}$), a potência transferida no conversor (P) pode ser calculada através da equação (15):

$$P_o = \frac{2}{T_S} \int_0^{T_S/2} n v_s(t) i_{LK}(t) dt \quad (14)$$

$$P = P_i = P_o = \frac{nV_i V_o \varphi (\pi - |\varphi|)}{2\pi^2 f_s L}, \quad \forall \varphi \in -\frac{\pi}{2} < \varphi < \frac{\pi}{2} \quad (15)$$

Onde o sentido do trânsito de potência está relacionado com a polaridade do sinal de P . Assim, quando:

$P > 0$: O sentido do trânsito de potência é do primário para o secundário do transformador;

$P < 0$: O sentido do trânsito de potência é do secundário para o primário do transformador.

Desta forma, conhecendo os valores dos parâmetros (P , n , V_i , V_o , f_s e φ), o valor da indutância (L_K) pode ser deduzido a partir da igualdade anteriormente estabelecida na equação (15), e expressa-se pela equação seguinte:

$$L_K = \frac{nV_i V_o \varphi (\pi - |\varphi|)}{2\pi^2 f_s P}, \quad \forall \varphi \in -\frac{\pi}{2} < \varphi < \frac{\pi}{2} \quad (16)$$

3.2.2. MODELIZAÇÃO DA CORRENTE E TENSÃO EFICAZ NA BOBINE

O modelo matemático desenvolvido para o cálculo da corrente e tensão eficaz na bobine, é realizado com base nos seguintes pressupostos: a direção do trânsito de potência

no conversor é realizada de H_1 para H_2 , as perdas de comutação e condução são desprezadas (sistema ideal) e assumindo a linearidade da forma de onda de i_{LK} ao longo do T_s . Desta forma, esta análise é realizada com base nas curvas da Figura 29, corrente na bobine (i_{LK}) e valor médio da corrente à saída do conversor (i_o), bem como os parâmetros assinalados, e com base nas equações 3 e 4 ($i_{LK}(T_\phi)$ e $i_{LK}(T_s/2)$), deduzidas anteriormente.

Para a dedução da expressão que traduza o valor eficaz da corrente na bobine, foi necessário primeiro deduzir uma expressão que traduza a corrente que flui pela bobine para qualquer instante de tempo – $i_{LK}(t)$. Para tal foram definidos três intervalos, como consta na Figura 29 (área a sombreado):

- Intervalo 1: $(0 < t \leq dT_s/2 - t_b) \Leftrightarrow (0 < t \leq t_r)$
- Intervalo 2: $(t_r < t \leq T_s/2 - t_b)$
- Intervalo 3: $(T_s/2 - t_b < t \leq T_s/2)$

De modo a simplificar a análise, as equações 3 e 4 podem ser simplificados pelas seguintes equações, respetivamente:

$$i_{LK}(T_\phi) = \frac{V_i(2d - 1) + nV_o}{4Lf_s} \tag{17}$$

$$i_{LK}(T_s/2) = \frac{V_i + nV_o(2d - 1)}{4Lf_s}$$




Figura 29 - Formas de onda da corrente na bobine i_{LK} e da corrente à saída do conversor (i_o)

Para o cálculo do instante de tempo (t_b), que corresponde ao intervalo de tempo necessário para a corrente i_{LK} anular-se desde o valor de pico ($i_{LK}(T_s/2)$), a corrente de saída durante este intervalo é dada por:

$$\frac{i_{LK}\left(\frac{T_s}{2}\right) + i_{LK}(T_\varphi)}{dT_s/2} = \frac{i_{LK}\left(\frac{T_s}{2}\right)}{t_b} = \tan \theta \quad (18)$$

Onde θ é o ângulo assinalado nas curvas de na Figura 29.

Assim, a expressão que relaciona a variação da magnitude da corrente na bobine entre $i_{LK}(T_s/2)$ e $-i_{LK}(T_\varphi)$, durante o intervalo $dT_s/2$, é expressa pela seguinte equação:

$$i_{LK}\left(\frac{T_s}{2}\right) + i_{LK}(T_\varphi) = \frac{(v_i + nv_o)}{L} \times \frac{dT_s}{2} \quad (19)$$

Substituindo a equação (17) e (19) na equação (18), e resolvendo em ordem a t_b , resulta na seguinte expressão:

$$t_b = \frac{v_i + nv_o \times (2d - 1)}{4f_s \times (v_i + nv_o)} \quad (20)$$

A linearidade da forma de onda de i_{LK} permite que a dedução da expressão que traduz a corrente que flui pela bobine para qualquer instante de tempo, possa ser realizada intuitivamente, dividindo a curva em figuras geométricas (2 triângulos e 1 trapézio), definidas nos intervalos I, II e III supra mencionados. Como tal, a corrente que flui pela bobine para qualquer instante de tempo durante o intervalo $T_s/2$ é expressa pela seguinte equação definida por ramos:

$$i_{LK}(t) = \begin{cases} \frac{i_{LK}(T_\varphi)}{t_r} \times t, & 0 < t < t_r \\ i_{LK}(T_\varphi) + \frac{i_{LK}\left(\frac{T_s}{2}\right) - i_{LK}(T_\varphi)}{t_r} \times t, & t_r < t < \frac{T_s}{2} - t_b \\ i_{LK}\left(\frac{T_s}{2}\right) - \frac{i_{LK}\left(\frac{T_s}{2}\right)}{\frac{T_s}{2}} \times t, & \frac{T_s}{2} - t_b < t < \frac{T_s}{2} \end{cases} \quad (21)$$

De modo a simplificar a equação, os limites definidos na equação acima podem ser substituídos pelos intervalos efetivos, o que resulta na seguinte expressão:

$$i_{LK}(t) = \begin{cases} \frac{i_{LK}(T\varphi)}{\left(\frac{dT_s}{2} - t_b\right)} \times t, & 0 < t < \frac{dT_s}{2} - t_b \\ i_{LK}(T\varphi) + \frac{i_r}{\left(\frac{T_s}{2} - \frac{dT_s}{2}\right)} \times t, & 0 < t < \frac{T_s}{2} - \frac{dT_s}{2} \\ i_{LK}\left(\frac{T_s}{2}\right) - \frac{i_{LK}\left(\frac{T_s}{2}\right)}{t_b} \times t, & 0 < t < t_b \end{cases} \quad (22)$$

Onde $i_r = i_{LK}(T_s/2) - i_{LK}(T\varphi)$.

A expressão que traduz o valor eficaz da corrente na bobine (i_{LK_RMS}) é dado por:

$$i_{LK_RMS} = \sqrt{\frac{2}{T_s} \int_0^{\frac{T_s}{2}} i_{LK}^2(t) \cdot dt} \quad (23)$$

Substituindo a equação 22 na equação 23, a i_{LK_RMS} pode ser calculada através do seguinte integral definido:

$$i_{LK_RMS} = \sqrt{\frac{2}{T_s} \left[\int_0^{\frac{dT_s}{2} - t_b} \left(\frac{i_{LK}(T\varphi)}{\left(\frac{dT_s}{2} - t_b\right)} \right)^2 \times t^2 dt + \int_0^{\frac{T_s}{2} - \frac{dT_s}{2}} \left(i_{LK}(T\varphi)^2 + \left(\frac{i_r}{\frac{T_s}{2} - \frac{dT_s}{2}} \right)^2 \times t^2 + \frac{2 \times i_{LK}(T\varphi) i_r}{\frac{T_s}{2} - \frac{dT_s}{2}} \times t \right) dt + \int_0^{t_b} \left(i_{LK}(T_s/2)^2 + \left(\frac{i_{LK}(T_s/2)}{t_b} \right)^2 \times t^2 - \frac{2 \times i_{LK}(T_s/2)^2}{t_b} \times t \right) dt \right]} \quad (24)$$

Resolvendo a equação anterior, resulta que a i_{LK_RMS} é dada por:

$$i_{LK_RMS} = \sqrt{\frac{2}{T_s} \left[\frac{i_{LK}(T\varphi)^2}{3} \times \left(\frac{dT_s}{2} - t_b \right) + \left(\frac{T_s}{2} - \frac{dT_s}{2} \right) \times \left(i_{LK}(T\varphi)^2 + \frac{i_r^2}{3} + i_{LK}(T\varphi) i_r \right) + \frac{i_{LK}(T_s/2)^2 t_b}{3} \right]} \quad (25)$$

Por outro lado, a dedução da expressão que traduz o valor eficaz da tensão na bobine foi obtida com base no ângulo φ , na equação (3) e no gráfico da Figura 22. Desta forma, o valor eficaz da tensão da bobine para um intervalo definido como T_s , pode ser calculado através da seguinte expressão:

$$V_{LK_{RMS}} = \sqrt{\frac{1}{T_s} \int_0^{T_s} V_{LK}^2(t) dt} \quad (26)$$

Dada a simetria da forma de onda de V_{LK} (Figura 30), o valor eficaz da tensão na bobine pode ser deduzido para metade do período de comutação ($T_s/2$). Com base na magnitude positiva e negativa das tensões à saída da ponte H_1 (V_p) e à entrada da ponte H_2 (V_s), definidas na equação (3), e no ângulo φ , a expressão que traduz a tensão eficaz na bobine é dada por:




Figura 30 - Forma de onda da tensão na bobine (V_{LK})

$$V_{LK_{RMS}} = \sqrt{(V_p + V_s)^2 \times d + (V_p - V_s)^2 \times (1 - d)} \quad (27)$$

3.3. MODELO DO CONVERSOR – CONDIÇÕES ELÉTRICAS

Este subcapítulo tem como propósito fundamentar o racional utilizado na escolha de vários parâmetros relacionados com as condições elétricas e controlo do conversor DAB. Para além das especificações pretendidas que advêm da curva de carga sugerida no capítulo 2 (Figura 14), a escolha de parâmetros como a frequência de operação, a magnitude da tensão DC do barramento de entrada e de saída, as características elétricas do transformador de HF

e a magnitude da indutância de fugas está interrelacionada, e serve como base para o dimensionamento dos restantes sistemas do conversor [53].

3.3.1. ESPECIFICAÇÕES PRELIMINARES – CURVA DE CARREGAMENTO PROPOSTA

O gráfico da Figura 14 mostra que a curva característica da potência de carregamento proposta introduz duas especificações preliminares: o intervalo de valores nominais cuja magnitude da tensão DC do barramento de saída (V_o) pode atingir e três pontos característicos que restringem os dois modos de funcionamento em que conversor pode operar, que relacionam a tensão DC de saída em função da corrente e da potência de carregamento.

O intervalo de valores que a tensão V_o pode assumir, resulta de uma análise ao mercado de carregadores DC, está compreendido entre os 150 V e 1000 V e representa a gama de tensões DC disponíveis para efetuar o carregamento rápido de baterias de VEs. De outra forma, a curva característica de carregamento proposta indica a capacidade de efetuar o carregamento de qualquer VE compatível com carregamento rápido, cujos níveis de tensão aos terminais da bateria estejam compreendidos entre 150 V e 1000 V.

Relativamente aos três pontos característicos da curva característica, estes foram agrupados em dois regimes de carregamento (CC,CP), como mostra a Tabela 8.

Tabela 8 - Regimes de funcionamento nominal do conversor

Regime de funcionamento	
Corrente máxima constante (CC) (300 A)	$V_o \in [150, 333.3] V DC$ $P \in [45, 1000[kW$
Potência nominal constante (CP) (100 kW)	$V_o \in]333.3, 100] V DC$ $I_o \in]300, 100] A$

O regime CC é caracterizado por poder fornecer continuamente a corrente máxima de 300 A, caso V_o esteja compreendida entre 150 V e 330,3 V. Durante este regime de funcionamento, a potência de carregamento poderá ser igual ou superior a 45 kW e inferior a 100 kW.

O regime CP é caracterizado por pode fornecer continuamente a potência máxima de 100 kW, caso V_o seja superior a 333,3 V e igual ou inferior a 1000 V. Durante este regime de funcionamento, o aumento da tensão V_o faz com que a corrente I_o diminua entre 300 A e 100 A, de modo disponibilizar na saída 100 kW de potência para qualquer um dos pontos de funcionamento da curva (V_o/I_o).

3.3.2. MAGNITUDE DA TENSÃO DC DO BARRAMENTO DE ENTRADA

A magnitude da tensão DC no barramento de entrada (V_i) escolhida corresponde a 700 V. O barramento de entrada pode ser visto como um dos limites físicos do conversor DAB sendo que, para tal, foi assumido que este está eletricamente ligado ao andar de saída de um retificador AC/DC controlado, por meio de um condensador, que mantém a magnitude DC constante ao longo do tempo (igual a 700 V). A tensão V_i corresponde a 700 V e foi calculada com base no pressuposto que o retificador AC/DC a montante, está ligado a um sistema elétrico trifásico (400 V/ 50 Hz) e, como a tensão à saída do retificador deverá ser $400/\sqrt{2}$, a este valor foi adicionado uma margem adicional para eventuais sobretensões e quedas de tensão indutivas no conversor.

3.3.3. FREQUÊNCIA DE COMUTAÇÃO

A escolha da f_s dos interruptores representa um aspeto crucial para o dimensionamento de qualquer conversor, uma vez que está diretamente relacionado com a relação custo/eficiência do conversor, com as suas dimensões gerais (peso e volume) e consequentemente com a densidade de potência da solução final [33][53]. Como já foi referido, o aumento da f_s permite reduzir as dimensões dos elementos passivos (bobines e indutância de fugas, condensadores e transformador de HF), tornando as soluções mais compactas, com maiores densidades de potência e um custo mais competitivo. Por outro lado, este aumento faz com que durante as transições entre os estados de condução e não condução dos interruptores, as perdas por comutação aumentem, diminuindo a eficiência geral do conversor [62].

Para além disto, a escolha de f_s tem de ser fundamentada com base nas tecnologias de semicondutores de potência existentes. Nesse sentido, e tendo em conta a aplicação em causa, ambos os semicondutores denominados por *Insulated Gate Bipolar Transistor*

(IGBT) e *Metal Oxide Semiconductor Field Effect Transistor* (MOSFET), representam soluções capazes de integrar o conversor DAB [63][64][65], como mostra a Figura 31. Tendo em conta todos estes aspetos, foi arbitrado que a f_s do conversor DAB é de 10 kHz.




Figura 31 - Estado de arte do intervalo de operação (Potência *versus* Frequência) dos semicondutores de potência [65]

3.3.4. TRANSFORMADOR DE HF

No conversor DAB, o transformador de HF tem como propósito providenciar o isolamento galvânico do sistema, regular os níveis de tensão entre o primário e o secundário do transformador e limitar o ganho de corrente entre as pontes H_1 e H_2 . Apesar dos desafios impostos à realização de um modelo do transformador, inerente à excitação não-sinusoidal a elevadas frequências [62], não faz parte do âmbito da presente dissertação a sua modelização e otimização, pelo que esta tarefa fica sugerida como trabalho futuro. Do ponto de vista da análise dimensional, a razão entre o número de espiras do primário e do secundário do transformador (n) é o único parâmetro a considerar no modelo. Assim sendo, foi considerado que $N_P=N_S=1$, ou seja, $n=1$. Na prática, este parâmetro está diretamente relacionado com o ganho de corrente entre as pontes, uma vez que, quanto maior for o valor de n , maior será a corrente eficaz no secundário, e conseqüentemente, maiores serão as perdas elétricas e térmicas associadas.

3.3.5. INDUTÂNCIA DE FUGAS

Um dos aspetos mais importantes no dimensionamento do conversor DAB é o valor de L_K , uma vez que funciona como o elemento que providencia e limita o trânsito de potência no conversor. Com base nos parâmetros apresentados na Tabela 9, o valor de L_K deve ser calculado para a magnitude máxima da corrente e tensão de saída, que ocorre quando $\varphi = \frac{\pi}{2}$, com um coeficiente de segurança acrescido de 5%, relativo à corrente máxima de saída.

Tabela 9 - Parâmetros iniciais do conversor DAB

<u>Parâmetros</u>	
Tensão de Entrada – (V_i)	700 V DC
Tensão de Saída – (V_o)	150 V DC / 300 A
Corrente de Saída – (I_o)	330.3 V DC / 300 A
	1000 V DC / 100 A
Razão de espiras do transformador ($n=N_1/ N_2$)	1/1
Frequência de comutação – (f_s)	10 kHz
Potência transitada (P)	45 kW (150 V DC / 300 A)
	100 kW (333.3 V DC / 300 A ou 1000 V DC / 100 A)

Desta forma, o valor de L_K pode ser calculado com base na equação (16) pela seguinte equação:

$$L_K = \frac{nV_i V_o \varphi (\pi - |\varphi|)}{2\pi^2 f_s V_o P}, \quad \forall \varphi = \frac{\pi}{2} \quad (28)$$

Ou seja:

$$L_{Modo1,2} = \frac{\frac{1}{1} \times 700 \times \frac{\pi}{2} (\pi - \left|\frac{\pi}{2}\right|)}{2 \times \pi^2 \times 10000 \times 300 \times 1,05} = 2,77 \times 10^{-5} H \quad (29)$$

$$L_{Modo3} = \frac{\frac{1}{1} \times 700 \times \frac{\pi}{2} (\pi - \left|\frac{\pi}{2}\right|)}{2 \times \pi^2 \times 10000 \times 100 \times 1,05} = 8,33 \times 10^{-5} H$$

A magnitude de L_K a considerar no modelo do conversor corresponde ao menor valor calculado entre $L_{Modo1,2}$ e L_{Modo3} , de modo a cumprir com a curva de carregamento proposta, ou seja, $L_K = 2,77e-5 H$.

3.3.6. FILTRO LC DE SAÍDA

Genericamente em circuitos de potência, a utilização de filtros LC têm como função minimizar as oscilações da tensão e corrente, assegurando desta forma o cumprimento dos limites práticos impostos por regulamentos e/ou normas aplicáveis, mas também contribuir para a melhoria da eficiência do sistema e da qualidade da tensão DC, para a redução da distorção harmónica e para salvaguardar o tempo de vida útil da bateria do VE, que é fortemente degradado com o aumento destas oscilações [66].

No presente modelo de simulação representativo do conversor DAB, apenas será considerado um filtro LC de saída colocado entre a ponte H_2 e a bateria do VE. Na prática, a jusante do filtro e em série com a bateria do VE existem contactores que comunicam com o carregador, como será explicado posteriormente.

O filtro LC é composto por um condensador (C_o), ligado em paralelo com a saída da ponte H_2 , e por uma bobina (L_o) ligada em paralelo com o condensador C_o e em série com a

bateria do VE (ver Figura 25). Para efeitos de simulação também foi ligada em série com a bobina uma resistência (R_o) de valor residual para filtrar possíveis ressonâncias. O condensador C_o tem como objetivo, para além de minimizar o *ripple* da tensão de saída, funcionar como uma fonte de tensão constante que mantém a forma de onda da tensão V_s quadrada, que corresponde à forma de onda aplicada aos interruptores da ponte H_2 . Fisicamente, o carregador impõe uma tensão ao condensador C_o de forma a pré carregá-lo com uma tensão igual à tensão V_o . No instante em que a magnitude da tensão aos terminais do condensador C_o igualar a magnitude da tensão V_o , os contactores do VE fecham e, como a corrente $I_o = 0A$, não existe trânsito de potência até surgir um pedido de corrente da bateria do VE e o condensador descarregar. Neste modelo, o condensador C_o é desacoplado da bateria do VE por meio de L_o , que serve essencialmente para filtrar o *ripple* da corrente. Para o presente projeto foi especificado como critério que o *ripple* da corrente à saída deverá ser igual ou inferior a 3 A (pico a pico), em modo estacionário de funcionamento, para todos os pontos de funcionamento.

Os valores de C_o e L_o foram obtidos empiricamente, de modo a cumprir com as condições especificadas, para todo o intervalo de operação do conversor de acordo com a curva de carga sugerida. Desta forma, os valores dos parâmetros de C_o e L_o são 1 mF e 100 μ H, respetivamente.

3.3.7. PONTOS DE OPERAÇÃO DO CONVERSOR DAB

Com base no modelo matemático (Subcapítulo 3.2) e nas condições elétricas especificadas anteriormente, foram desenvolvidos três gráficos (ver Anexo B) que relacionam as correntes \bar{I}_i , \bar{I}_o , $i_{i_{RMS}}$ e $i_{o_{RMS}}$ em função do φ ($-\frac{\pi}{2} \leq \varphi \leq \frac{\pi}{2}$) para as magnitudes DC da tensão V_o de 150 V, 200 V, 333.3 V, 500 V, 700 V e 1000 V. Estes gráficos têm como objetivo ser uma representação analítica dos pontos de operação do conversor DAB para todo o seu domínio de funcionamento considerado ($-\frac{\pi}{2} \leq \varphi \leq \frac{\pi}{2}$) e bidirecionalidade de trânsito de potencia, ou seja, foi considerado o sentido do trânsito de potência entre a ponte H_1 e a ponte H_2 ($0 \leq \varphi \leq \frac{\pi}{2}$) e o sentido inverso entre a ponte H_2 e ponte H_1 ($-\frac{\pi}{2} \leq \varphi \leq 0$).

A corrente $i_{i_{RMS}}$ é igual à corrente $i_{L_{K_{RMS}}}$ e, como o número de espiras do primário é igual ao do secundário ($n=1$), a magnitude da corrente $i_{o_{RMS}}$ é igual à da corrente $i_{i_{RMS}}$. A Figura 32 ilustra um total de seis curvas que relacionam as correntes $i_{i_{RMS}}$, $i_{o_{RMS}}$ e $i_{L_{K_{RMS}}}$ em função do φ e da tensão V_o . A magnitude máxima da corrente $i_{i_{RMS}}$ ocorre para os valores máximos da tensão V_o (1000 V_{DC}) e do φ ($\pm \frac{\pi}{2}$ rad), em ambas as direções de potência e corresponde a 636.2 A. Por outro lado, a menor magnitude da corrente $i_{i_{RMS}}$, alcançada nos limites do domínio de φ , acontece quando a magnitude da tensão V_o é mínima (150 V_{DC}) e corresponde a 373 A. Neste conjunto de curvas também é possível constatar que, nos pontos de operação para valores de φ iguais a zero (exceto na curva da tensão V_o igual a 700 V_{DC}), a magnitude da corrente $i_{L_{K_{RMS}}}$ é positiva e portanto, existe corrente a fluir entre o primário e o secundário do transformador. No caso das tensões V_p e V'_s serem iguais, não existe diferença de potencial na bobine L_K e conseqüentemente não existe corrente a fluir entre as pontes, como é caso da curva da tensão V_o igual a 700 V_{DC}.

Esta particularidade deve-se à topologia de modulação adotada (SPSM), cuja estratégia de controlo baseia-se apenas na manipulação da variável φ , e como tal, mesmo para valores de φ nulos, se a magnitude da tensão V_s for diferente à magnitude da tensão V_p existe trânsito de potência reativa entre as duas pontes do conversor. Tecnicamente, isto significa que para valores de carga reduzidos, a magnitude da corrente será elevada e as perdas por condução serão elevadas. Apesar disso, como o estudo realizado na presente dissertação é relativo aos pontos de funcionamento nominal do modelo do conversor DAB, a simplificação da topologia de




Figura 32 - Pontos de operação do conversor que relacionam as correntes $i_{LK_{RMS}}$, $i_{i_{RMS}}$ e $i_{o_{RMS}}$ função do ϕ e da tensão V_o

modulação não foi considerada. Contudo, a implementação de uma topologia de modulação multinível (controlo de ϕ e D) que permita mitigar a observação constatada será considerada como trabalho futuro.

A Figura 33 ilustra as curvas que relacionam a \bar{I}_i em função de ϕ e da tensão V_o . Neste conjunto de curvas é possível constatar que quanto maior for a magnitude da tensão V_o , para qualquer valor de ϕ , maior será a magnitude da corrente \bar{I}_i . No ponto onde a magnitude da tensão V_o mínima (150 V_{DC}), quando o ϕ é máximo, a corrente \bar{I}_i equivale a 67.7 A. No caso da tensão V_o ser máxima (1000 V_{DC}), para o mesmo ϕ a corrente \bar{I}_i corresponde a 451.3 A.

A Figura 34 ilustra a curva que relaciona a \bar{I}_o em função de ϕ . A magnitude da corrente \bar{I}_o não depende da tensão V_o , depende apenas de ϕ . Neste sentido, para qualquer magnitude da tensão V_o a magnitude da corrente \bar{I}_o poderá variar entre -316 A e 316 A, para qualquer valor no domínio de ϕ .




Figura 33 - Pontos de operação do conversor que relacionam a \bar{I}_i função do ϕ e da V_o




Figura 34 - Pontos de operação do conversor que relacionam a \bar{I}_o função do ϕ

3.3.8. CONTROLADOR PROPORCIONAL-INTEGRAL DE CORRENTE

A topologia de modulação PWM utilizada na presente dissertação (SPSM) baseia-se no princípio de que a única variável de controlo do trânsito de potência do conversor DAB é o φ (ver modelo de controlo em malha aberta no Anexo A). Como tal, é objetivo do controlador proporcional-integral (PI) gerar na sua saída ($u(t)$) um valor de φ que seja capaz de impor a magnitude de corrente especificada (referência) à saída do conversor, como mostra a Figura 35.




Figura 35 - Diagrama genérico do sistema de controlo do controlador PI e modulação PWM

A entrada do controlador PI é alimentada por um sinal de erro ($e(t)$) que corresponde à diferença entre o valor da magnitude da corrente especificada e o valor da $\overline{I_o}$. O valor da magnitude da corrente especificada é parametrizado por um bloco *step*, cujos parâmetros a definir são o *step time* e os valores especificados de corrente inicial e final, que podem variar entre 0 A e 300 A. Por outro lado, o $\overline{I_o}$ é obtido através da medição do valor instantâneo de I_o , por intermédio de um amperímetro (sensor), cujo valor médio é calculado pelo bloco *moving average* que calcula de forma contínua a média da corrente I_o para um determinado período.

O controlador PI é constituído por duas ações básicas de controlo: ação proporcional e ação integrativa, Figura 36. A ação proporcional produz um sinal de saída que é proporcional à magnitude do erro ($k_p e(t)$) e é responsável por impor a dinâmica em degrau no controlar e melhorar a resposta do transitório. Por outro lado, a ação integral produz um sinal de saída que é proporcional à magnitude e à duração do erro ($k_i \int_0^t e(t) dt$), e é responsável por acelerar o movimento do processo em direção à referência, minimizando o erro residual da ação proporcional em regime permanente. O sinal de saída do controlador PI ($u(t) = \varphi$) é dado pela soma da componente proporcional com a componente integral. Os parâmetros $k_p = 1e-6$ e $k_i = 0.05$, foram obtidos experimentalmente, através da manipulação destes parâmetros e da análise sistemática da dinâmica do controlador até verificar a estabilidade do sistema.




Figura 36 - Diagrama de blocos do sistema de controlo do controlador PI

A Figura 37 ilustra o diagrama global do bloco de controlo desenvolvido no *PLECS* que é composto pelo sistema matemático (controlador PI) e pelo sistema físico (modulação *phase shift* PWM). À saída do controlador PI foi colocado um bloco de saturação que tem como função limitar o intervalo de valores que a variável φ pode assumir, sendo que para o efeito foi considerado o intervalo: $-\frac{\pi}{2} \leq \varphi \leq \frac{\pi}{2}$.

Tendo como finalidade demonstrar a dinâmica de resposta do controlador e o funcionamento do controlador PI de corrente, foram realizadas três simulações (Figura 38, Figura 39 e Figura 40) para os três pontos característicos definidos na curva de carga sugerida, cujos parâmetros utilizados em cada simulação estão descritos na Tabela 10. É possível constatar a existência de um transitório de corrente no instante inicial de cada simulação na curva de I_o . O facto é que esta oscilação é provocada não só pelo bloco de controlo (como foi explicado no subcapítulo 3.3.7), mas também uma porque no instante inicial o sinal de saída do controlador PI não é nulo. Na prática, esta perturbação não é representativa porque, no instante inicial, o bloco de controlo deverá impor um φ entre as pontes H para pré carregar o condensador C_o por forma a igualar a tensão aos seus terminais com a tensão da bateria. Só depois de isto se verificar é que os contactores do VE são acionados (fecham) e ocorre o pedido de potência, ou seja o *step* da corrente de referência é ativado e é pedida potência ao carregador.




Figura 37 - Diagrama global do bloco de controlo e modulação *phase shift* PWM




Figura 38 - Simulação nº1. Em cima: Curva à saída do controlador; No meio: Curva da i_o e *STEP* da corrente de referência; Em baixo: Resposta da ação proporcional e integral do controlador PI




Figura 39 - Simulação nº 2. Em cima: Curva à saída do controlador; No meio: Curva da corrente média à saída do conversor e STEP da referência de corrente ; Em baixo: Resposta da ação proporcional e integral do controlador PI




Figura 40 - Simulação nº 3. Em cima: Curva à saída do controlador; No meio: Curva da corrente média à saída do conversor e STEP da referência de corrente ; Em baixo: Resposta da ação proporcional e integral do controlador PI

A Tabela 10 ilustra os parâmetros utilizados e os resultados obtidos em cada simulação.

Tabela 10 - Parâmetros iniciais do conversor e do controlador PI e resultados obtidos da dinâmica do controlador

Parâmetros	Simulação n°1	Simulação n°2	Simulação n°3
Tensão de Entrada – (V_i)		700 V _{DC}	
Tensão de Saída – (V_o)	150 V _{DC}	330.3 V _{DC}	1000 V _{DC}
Corrente de Referência – ($\overline{I_o}$)	300 A	300 A	100 A
Step time (S_i)	1.5 s	1.5 s	1.5 s
Tempo de Estabelecimento (t_e)			
$t_e (I_o_ref \times 0.63) = 1\tau$	0.0507 s	0.0507 s	0.0408 s
$t_e (I_o_ref \times 0.98) = 5\tau$	0.3922 s	0.3904 s	0.1664 s
Regime permanente ($t_e \gg \gg 5\tau$)			
Saída do controlador ($u(t)$)	1.2126 rad	1.2126 rad	0.27207 rad
	69.48°	69.48°	15.59°
Ripple da corrente de saída ($\pm I_o$)	± 0.3 A	± 0.26 A	± 0.07 A

4. SELEÇÃO E MÉTODO DE ANÁLISE DA ESTIMAÇÃO DE PERDAS DOS SEMICONDUTORES

Para a realização de um modelo de simulação representativo do conversor DAB foi desenvolvida uma metodologia de estimação de perdas nos semicondutores do conversor DAB, com base nas condições elétricas previamente estabelecidas e nos parâmetros do modelo elétrico e térmico dos semicondutores selecionados no presente capítulo.

4.1. DIMENSIONAMENTO DOS SEMICONDUTORES

A escolha dos semicondutores de potência é uma das etapas mais importantes no dimensionamento do conversor DAB, uma vez que a eficiência de conversão diminui com o aumento das perdas nos semicondutores (perdas por comutação e por condução). Como foi mencionado no Subcapítulo 3.3.3, os *IGBTs* e os *MOSFETs* são duas tecnologias de semicondutores passíveis de serem utilizadas. Um dos principais aspetos que motivou a escolha dos semicondutores está relacionado com a evolução da tecnologia dos materiais que os constituem [67], como mostra a Figura 41. As tecnologias de semicondutores têm sofrido alterações significativas no que diz respeito à performance alcançada pela nova geração de materiais semicondutores, conhecidos por semicondutores *Wide Band Gap* (WBG): o *Silicon Carbide* (SiC) e o *Galium Nitride* (GaN). Comparativamente à tecnologia de materiais de semicondutores predecessora, o *Silicon* (Si), os semicondutores SiC e GaN distinguem-se pela maior aptidão para operar com níveis de tensões, corrente e frequências mais elevados, pela melhoria na estabilidade e desempenho térmico e pela baixa impedância entre *drain-source* ($R_{DS_{on}}$) durante a condução, o que origina menores quedas de tensão que tem




Figura 41 - À esquerda: Comparação entre as características de semicondutores Si e SiC; À direita: comparação entre as características de semicondutores Si e GaN [41]

como consequência a diminuição das perdas por condução [41][68]. Para além disso, os conversores de potência que integram este tipo de tecnologia, motivado pela capacidade de operarem a frequências mais elevadas, são mais compactos e menos volumosos, providenciando o conversor de elevada densidade de potência. É com base nos argumentos mencionados e em resultados obtidos em simulações realizadas (ver Anexo C), que foi escolhida a tecnologia de semicondutores SiC MOSFET para integrar as pontes H₁ e H₂ do conversor DAB.

O processo de análise e seleção dos SiC MOSFETs está dividido em duas partes:

- LV (*Low Voltage*), referente à H₁
- HV (*High Voltage*), referente à H₂

Para a seleção dos MOSFET para LV e HV, foram utilizados os seguintes parâmetros como critério de análise e comparação: a magnitude máxima da tensão entre *drain-source* (V_{DSmax}) nos SiC MOSFET em detrimento da magnitude máxima instantânea de V_p (igual a V_i) e V_s (igual a V_o), a corrente máxima instantânea entre *drain-source* ($I_{DSpulse}$) em detrimento da magnitude máxima instantânea de I_p (igual a I_i) e de I_s , e a corrente máxima contínua entre *drain-source* (I_{DS}), entre detrimento da magnitude eficaz máxima de I_p e I_s e da curva característica que relaciona a I_{DS} máxima suportada em função da temperatura dos semicondutores. Para além destes parâmetros, foram utilizados como critério no dimensionamento dois coeficientes de segurança ($CS_1=1.25$ e $CS_2=1.20$) relativos à magnitude máxima de tensão e da corrente suportada pelos semicondutores,

respetivamente. Matematicamente, estas condições podem ser expressas pelas seguintes equações:

$$V_{DS_{max}}(LV) > V_p \times CS_1 \quad (30)$$

$$V_{DS_{max}}(HV) > V_{s_{max}} \times CS_1 \quad (31)$$

$$I_{DS_{pulse}}(LV) > I_{p_{max}} \times CS_2 \quad (32)$$

$$I_{DS_{pulse}}(HV) > I_{s_{max}} \times CS_2 \quad (33)$$

$$I_{DS}(LV) > I_{p_{rms}} \times CS_2 \quad (34)$$

$$I_{DS}(HV) > I_{s_{rms}} \times CS_2 \quad (35)$$

A razão pela qual o CS_1 é superior ao CS_2 tem como propósito tornar este modelo o mais representativo possível, uma vez que, na prática os barramentos DC de entrada e saída podem ser sujeitos a elevadas oscilações devido a fenómenos transitórios, em situações de falha, avaria ou mau funcionamento, e em períodos inferiores ao tempo de atuação das proteções do sistema.

De acordo com a equação (30), como a tensão V_i é constante e igual a 700 V DC, então a magnitude de $V_{DS_{max}}(LV)$ calculada corresponde a 875 V. No lado HV, de acordo com a equação (31), a $V_{o_{max}}$ é igual a 1000 V, e como tal a magnitude de $V_{DS_{max}}(HV)$ deve ser superior a 1250 V.

Relativamente aos parâmetros da magnitude da corrente $I_{p_{max}}$ e $I_{s_{max}}$, que servem como referência para a definição da magnitude de $I_{DS_{pulse}}(LV)$ e de $I_{DS_{pulse}}(HV)$,

respetivamente, estes podem ser obtidos analiticamente, com base na equação (17), e experimentalmente, com recurso ao *software* PLECS.

Na prática, como $n=1$, a corrente que circula no primário e no secundário do transformador têm a mesma magnitude. Desta forma, ambos os parâmetros ($I_{p_{max}}$ e $I_{s_{max}}$) podem ser calculados a partir da seguinte equação:

$$I_{p_{max}}(V_o, \varphi) = I_{s_{max}}(V_o, \varphi) = \frac{V_i + nV_o \times \left(2 \frac{\varphi}{\pi} - 1\right)}{4 \times L_K \times f_s} \quad (36)$$

As curvas dos pontos de operação do conversor que relacionam a $i_{LK_{RMS}}$, a $i_{p_{RMS}}$ e a $i_{s_{RMS}}$ função do φ e da V_o (Figura 32), em concordância com os dados descritos na Tabela 10 (saída do controlador – φ), sugerem que em regime permanente, o maior valor da magnitude de $I_{p_{rms}}$ e $I_{s_{rms}}$ é alcançado em regime de funcionamento CC, ou seja quando a corrente I_o atinge o seu valor nominal (300 A) e o desfasamento φ (variável à saída do controlador) é igual a 1.2126 rad. Durante este regime de funcionamento, a tensão V_o poderá variar entre 150 V e 333.3 V, e como tal serão calculados e avaliados os valores de $I_{p_{max}}$ e de $I_{s_{max}}$ para estes dois pontos. Desta forma, se substituirmos estas variáveis (V_o e φ) equação (36), os valores de $I_{p_{max}}$ e de $I_{s_{max}}$, para a magnitude da tensão V_o igual a 150 V e 333.3 V respetivamente, podem ser calculados através das seguintes expressões:

$$I_{p_{max}} = I_{s_{max}} = \frac{700 + 150 \times \left(2 \frac{1.2126}{\pi} - 1\right)}{4 \times 2.77 \times 10^{-5} \times 10000} \approx 601 \text{ A}, \quad V_o = 150 \text{ V DC} \quad (37)$$

$$I_{p_{max}} = I_{s_{max}} = \frac{700 + 333.3 \times \left(2 \frac{1.2126}{\pi} - 1\right)}{4 \times 2.77 \times 10^{-5} \times 10000} \approx 563.2 \text{ A}, \quad V_o = 333.3 \text{ V DC} \quad (38)$$

Substituindo o resultado obtido da equação (37) nas equações (32) e (33), obtém-se que a magnitude de $I_{DS_{pulse}}(LV)$ e de $I_{DS_{pulse}}(HV)$ deve ser superior a 721.2 A.

Por último, as magnitudes máximas de $I_{DS}(LV)$ e $I_{DS}(HV)$, que correspondem à corrente eficaz de I_p e I_s , podem ser calculadas analiticamente a partir da expressão que traduz a $i_{LK_{rms}}$. À semelhança da $I_{DS_{pulse}}$, estes parâmetros são obtidos tendo em conta que

a amplitude máxima da corrente eficaz é alcançada quando o conversor está operar em regime de CC (Figura 32). Com base na equação (25) e nos *scripts* desenvolvidos em MATLAB (ver Anexo B), a magnitude máxima da $i_{LK_{rms}}$ pode ser calculada para o ponto de operação cuja V_o atinge a sua máxima amplitude no regime de funcionamento CC, ou seja, quando a V_o é igual a 333.3 V e ϕ igual a 1.2126 rad. Desta forma, de acordo com as equações (17), (20) e (25), a magnitude máxima da $i_{LK_{rms}}$ calculada corresponde aproximadamente a 347 A. Substituindo este resultado nas equações (34) e (35), o calibre da $I_{DS(LV)}$ e $I_{DS(HV)}$ dos semicondutores a selecionar deverá ser superior a 416.4 A.

A metodologia adotada para a seleção dos SiC MOSFET tem como critérios a escolha de SiC MOSFETS cujas especificações técnicas relativas a V_{DS} , a $I_{DS_{pulse}}$ e a I_{DS} , cumpram com os valores especificados na Tabela 11.

Tabela 11- Parâmetros estabelecidos como critérios de seleção dos SiC MOSFET

Parâmetros	SiC MOSFET (LV)	SiC MOSFET (HV)
V_{DS}	1200 V	1700 V
I_{DS}	> 416.4 A	> 416.4 A
$I_{DS_{pulse}}$	> 721.2 A	> 721.2 A

De acordo com os critérios estabelecidos e com a oferta de SiC MOSFET disponível no mercado, que cumpram com os parâmetros estabelecidos, conclui-se que a topologia genérica do conversor DAB sugerida na Figura 25, composta por duas H pontes completas (4 semicondutores por ponte), deveria modificada de maneira a que a corrente I_{DS} fosse partilhada entre mais semicondutores e a temperatura na junção dos semicondutores fosse reduzida, em regime permanente. O facto da corrente I_{DS} variar de acordo com a temperatura da junção do semicondutor (quanto maior for a temperatura no semicondutor menor será a corrente máxima suportada entre *drain-source*) é necessário garantir que o semicondutor escolhido apresente uma característica (I_{DS} em função da temperatura da *case*) que cumpra com os critérios impostos para a corrente I_{DS} , de acordo com a temperatura (tal como será provado no subcapítulo seguinte). Para além disto, o facto de o aumento da temperatura no

semicondutor provocar um aumento da impedância R_{DSon} , para o mesmo valor de corrente I_{DS} , implica necessariamente um aumento das perdas por condução no semicondutor, fazendo com que a eficiência de conversão seja reduzida.

Posto isto, a solução implementada baseia-se no princípio da partilha de potência entre semicondutores e consiste em acrescentar semicondutores em paralelo em LV e HV (ver Figura 42 a título de exemplo), fazendo com que a magnitude da corrente I_{DS} e $I_{DSpulse}$ seja reduzida para metade (208.2 A e 360.6, respetivamente), as perdas por condução sejam reduzidas e as temperatura nos semicondutores não comprometam o normal funcionamento do conversor, para qualquer ponto característico da curva (I_{DS} em função da temperatura da *case*).

Com base nestes critérios (LV: $I_{DS} > 208.1$ A, $I_{DSpulse} > 306.6$ A e $V_{DS} = 1200$ V; HV: $I_{DS} > 300,1$ A, $I_{DSpulse} > 306.6$ e $V_{DS} = 1700$ V), foram escolhidos oito módulos *half bridge* SiC MOSFET, cujos *datasheets* podem ser consultados no Anexo D:

- LV – 4 Módulos: CAB400M12XM3 ($I_{DS} = 400$ A, $I_{DSpulse} = 800$ A e $V_{DS} = 1200$ V)
- HV – 4 Módulos: CAS300M17BM2 ($I_{DS} = 325$ A, $I_{DSpulse} = 900$ A e $V_{DS} = 1700$ V)




Figura 42 - Circuito elétricos do conversor DAB sugerido

4.1.1. EFEITO DO DEAD-TIME NA COMUTAÇÃO DOS SEMICONDUTORES

De modo a garantir a máxima proteção dos módulos de SiC MOSFET, considerou-se o parâmetro *dead time* (t_{dead}) para efeitos da comutação dos semicondutores de cada *leg*. A entrada e saída de condução dos semicondutores não acontece de forma instantânea, pelo que é necessário definir um intervalo temporal de segurança entre a entrada e saída de condução dos semicondutores de cada *leg*. A não consideração deste parâmetro deixa o sistema suscetível, uma vez que, se dois ou mais semicondutores de cada *leg* conduzirem em simultâneo, originaria um curto circuito ao barramento DC respetivo, e a magnitude da corrente de curto circuito poderia causar danos irreversíveis no semicondutor.

Tipicamente, o tempo de saída de condução é superior ao tempo de entrada de condução dos semicondutores, pelo que na presente metodologia de cálculo do t_{dead} , foi considerado somente o tempo máximo de saída de condução (em HV) e o tempo de recuperação reversa (t_{rr}) do diodo (em LV), multiplicado por um coeficiente de segurança (x3), salvaguardando a integridade quer dos semicondutores, mas também dos elementos constituintes do conversor.

Para LV, o t_{dead} foi calculado com base no t_{rr} . Como o t_{rr} é igual a 44 ns, então o t_{dead} para os semicondutores LV pode ser calculado através da seguinte expressão:

$$t_{dead}(LV) = 44 \times 3 = 132 \text{ ns} \quad (39)$$

Para HV, o t_{dead} foi calculado com base nos parâmetros *fall time* (t_f) e *turn-off delay* (t_{doff}). Como o t_f é igual a 56 ns e t_{doff} é igual a 211 ns, o t_{dead} para os semicondutores HV pode ser calculado através da seguinte expressão:

$$t_{dead}(HV) = (56 + 211) \times 3 = 801 \text{ ns} \quad (40)$$

Como os semicondutores LV são muito mais rápidos a comutar do que os semicondutores HV, decidiu-se optar por definir um t_{dead} igual para LV e HV. O valor foi escolhido tendo em conta o pior dos cenários ($t_{dead}(HV)$) e arredondado para 1 μ s (cerca de 1% do T_s).

4.2. METODOLOGIA DE ESTIMAÇÃO DE PERDAS DOS SEMICONDUTORES

No presente subcapítulo será explicada a metodologia utilizada para a estimação de perdas nos semicondutores (com recurso ao *software* PLECS) que servirá como instrumento para a gestão térmica (e sistemas de arrefecimento) e para a análise da eficiência do conversor DAB. O *software* utilizado permite que a estimação de perdas seja realizada com base nos modelos térmicos dos semicondutores, elaborados a partir dos parâmetros disponíveis nas fichas técnicas, cuja metodologia será explicada.

As perdas nos semicondutores (MOSFET e Díodos) podem ser divididas em perdas por condução (p_{cond}) e por comutação (p_{sw}) [69][70], sendo que nesta metodologia as perdas por comutação nos díodos foram negligenciadas. Para as perdas por condução, o PLECS calcula-as com base em valores tabelados, cujos parâmetros advêm das curvas características de saída dos MOSFETs e díodos: V_{DS}/I_{DS} e V_{SD}/I_{SD} , respetivamente. Estas curvas relacionam, em função da temperatura, a queda de tensão aos terminais do semicondutor com a corrente que o atravessa, durante o período de condução. Os parâmetros das curvas podem ser introduzidos manualmente em tabelas da *thermal description* do semicondutor, ou podem ser importados a partir de um ficheiro do tipo *extensible markup language (xml)*, disponibilizados pelo fabricante, como foi o caso dos parâmetros importados das curvas da Figura 43 e Figura 44. Assim, é com base nos dados tabelados, nas condições elétricas e nas condições térmicas, que o PLECS calcula o valor médio da potência de perdas por condução ($p_{o_{cond}}$), para um determinado período. Matematicamente, as perdas $p_{o_{cond}}$ nos MOSFET e nos díodos (LV e HV) podem ser calculadas através das seguintes expressões respetivamente:

$$p_{o_{cond}} (MOSFET) = \frac{1}{T_s} \int_0^{t_1} V_{DS}(t) \times I_{DS}(t) dt \quad (41)$$

$$p_{o_{cond}} (Díodo) = \frac{1}{T_s} \int_0^{t_2} V_{SD}(t) \times I_{SD}(t) dt \quad (42)$$

Onde:

t_1 – Período de condução do MOSFET (como $D=0.5$ e $T_s=1e-4$ s, então $t_1=5e-5$ s)

t_2 – Período de condução do díodo (o *body diode* conduz durante o t_{dead} , ou seja, $t_2= t_{dead}$)




Figura 43 – Curvas características de saída em função da temperatura (LV) – À esquerda: MOSFET (V_{DS}/I_{DS}); À direita: Díodo (V_{SD}/I_{SD})




Figura 44 - Curvas características de saída em função da temperatura (HV) – À esquerda: MOSFET (V_{DS}/I_{DS}); À direita: Díodo (V_{SD}/I_{SD})

No caso das perdas por comutação dos MOSFETs, estas podem ser divididas em duas categorias [70]: perdas por comutação devido à entrada de condução ($p_{sw_{on}}$) e perdas por comutação devido à saída de condução ($p_{sw_{off}}$). Este tipo de perdas acontece porque durante a mudança de estado (entrada e saída de condução) as magnitudes de V_{DS} e I_{DS} não são nulas. No caso da saída de condução, a tensão V_{DS} surge aos terminais do semiconductor antes da corrente I_{DS} se anular, enquanto que na entrada de condução, a corrente I_{DS} começa a fluir no semiconductor antes da tensão V_{DS} se tornar nula. Esta sobreposição resulta numa potência de perdas ($V_{DS} \times I_{DS}$) cujo integral definido pelo tempo total da comutação para a entrada de condução ($t_{e_{on}}$) ou de saída de condução ($t_{e_{off}}$), resulta em energia de perdas por comutação devido à entrada de condução (E_{on}) ou devido à saída de condução (E_{off}), respetivamente (Figura 45) [71].




Figura 45 – Transição entre os estados de entrada e saída de condução e perdas de comutação associadas nos MOSFETS; Adaptado de [72]

Matematicamente, as perdas $p_{sw_{on}}$ e $p_{sw_{off}}$ poderiam ser calculadas através das seguintes expressões [73][74], respetivamente:

$$p_{sw_{on}} = \frac{1}{2} \times V_{DS} \times I_{DS} \times t_{e_{on}} \times f_s \quad (43)$$

$$p_{sw_{off}} = \frac{1}{2} \times V_{DS} \times I_{DS} \times t_{e_{off}} \times f_s \quad (44)$$

O *software* utilizado permite calcular as perdas de comutação ($p_{sw_{on}}$ e $p_{sw_{off}}$) a partir de parâmetros inseridos em tabelas referentes às curvas características da energia de perdas (E_{on} e E_{off}). Estas curvas, relacionam as condições elétricas do semicondutor (V_{DS} e I_{DS}) com a temperatura e com a magnitude da energia de perdas, esperada no instante da comutação. Na transição de estado, o PLECS mede a tensão V_{DS} , a corrente I_{DS} e a temperatura do semicondutor, e relaciona estes parâmetros nas tabelas de modo a obter energia de comutação associada (sob a forma de um impulso dirac). Deste modo, em cada intervalo de comutação, as perdas totais de comutação são calculadas através da razão entre o somatório dos impulsos de energia de comutação e o período T_s .

Os parâmetros das curvas das energias E_{on} e E_{off} foram importados através dos ficheiros *xml* disponibilizados pelo fabricante, como ilustra a Figura 46 e Figura 47.




Figura 46 – Curvas características da energia de perdas de comutação (LV) – À esquerda: E_{on} ; À direita: E_{off}




Figura 47 – Curvas características da energia de perdas de comutação (HV) – À esquerda: E_{on} ; À direita: E_{off}

A metodologia utilizada para a estimação das perdas totais (p_{total}) nos semicondutores baseia-se no princípio ilustrado na Figura 48. As p_{total} nos semicondutores, durante o intervalo de funcionamento, são o resultado do somatório (para cada período T_s) das perdas de condução nos díodos e nos MOSFETs, com as perdas de comutação dos MOSFETs, e pode ser calculado a partir da seguinte expressão:

$$p_{total} = p_{cond} + p_{sw} \quad (45)$$




Figura 48 - Diagrama geral da metodologia utilizada para a estimativa de perdas totais dos semicondutores

No PLECS, as p_{total} podem ser calculadas através do bloco *probe*, que permite selecionar o tipo de perdas pretendidas (por intermédio das componentes do sinais dos semicondutores), do bloco *periodic average*, que calcula o valor médio de um sinal de entrada contínuo num determinado período (utilizado para calcular as P_{cond}) e do bloco *periodic impulse average*, que calcula o valor médio de impulsos dirac num determinado período (utilizado para calcular as P_{sw}), como mostra a Figura 49 (a título de exemplo para a estimativa de perdas para um MOSFET e um diodo (*body diode*)). As p_{total} nos semicondutores foram obtidas para todos os MOSFET e respetivos díodos, pelo que o procedimento mostrado na figura teve de ser replicado para todos os semicondutores do conversor DAB (ver anexo E).




Figura 49 – Diagrama genérico da estimativa perdas totais de um MOSFET e respetivo diodo

Uma vez que foram consideradas apenas as perdas nos semicondutores, a eficiência do conversor DAB ($\eta_{1,2}$), quando o trânsito de potência flui da ponte H_1 para a ponte H_2 ,

pode ser calculada com base nas perdas p_{total} e na potência de entrada (P_i), através da seguinte expressão:

$$\eta_{1,2}(\%) = \frac{P_i - p_{total}}{P_i} \times 100 \quad (46)$$

Tendo em conta a capacidade de bidirecionalidade do trânsito de potência, a eficiência do conversor DAB ($\eta_{2,1}$), quando o trânsito de potência flui da ponte H₂ para a ponte H₁, pode ser calculada com base nas perdas p_{total} e na potência de saída (P_o), através da seguinte expressão:

$$\eta_{2,1}(\%) = \frac{P_o - p_{total}}{P_o} \times 100 \quad (47)$$

Na simulação realizada, as eficiências $\eta_{1,2}$ e $\eta_{2,1}$ foram calculadas em função da magnitude de duas variáveis (Figura 50): $u[1]$ e $u[2]$, que representam a potência média de perdas totais ($p_{o_{total}}$) e a potência média de P_i ou P_o , respetivamente. A potência $p_{o_{total}}$ foi calculada através do bloco *periodic average* para o período T_s , cuja entrada do bloco é resultado do somatório das p_{total} . Relativamente às potências P_i e P_o , os seus valores médios foram calculados através do bloco *periodic average* para o período T_s , cujo bloco situado a montante (bloco *probe*) permite seleccionar o tipo de fonte de potência. Neste caso, para o cálculo das eficiências $\eta_{1,2}$ e $\eta_{2,1}$ foram utilizadas as componentes dos sinais da tensão V_i (*Source power*) e as componentes dos sinais da tensão V_o (*Source power*), respetivamente.




Figura 50 - Diagrama global da estimação da eficiência total do conversor DAB

4.2.1. MODELO TÉRMICO DO CONVERSOR DAB

A funcionalidade *Thermal Description* do PLECS, para além de permitir a elaboração de uma metodologia de estimação das perdas nos semicondutores, com base na simulação de um modelo elétrico suportado pelo modelo térmico dos semicondutores e pelas condições elétricas, permite estimar a temperatura das junções com base no modelo térmico dos semicondutores. Fisicamente, o domínio elétrico está relacionado com o domínio térmico e as perdas p_{total} do conversor estão relacionadas com as perdas por efeito de *Joule*, e como tal são convertidas em calor [75][76]. Desta forma, será elaborado um modelo térmico que servirá de base para a estimação de perda e para o controlo da temperatura máxima de operação dos semicondutores.

Os modelos térmicos importados, para além de incluírem os parâmetros associados às perdas de condução e comutação, também incluem parâmetros relativos à dinâmica do comportamento térmico dos semicondutores, nomeadamente os parâmetros das capacidades e resistências térmicas dos semicondutores (Cadeia de *Cauer*). Esta cadeia, também denominada por cadeia RC, é composta pelas resistências e capacidades térmicas dos semicondutores, e é com base nestes parâmetros (e nas condições elétricas) que o PLECS calcula a temperatura na junção dos semicondutores (T_j). A Figura 51 ilustra o circuito do elétrico e térmico do conversor desenvolvidos em ambiente de simulação no *software* PLECS.




Figura 51 - Conversor DC-DC DAB com respetivo circuito elétrico e térmico

Tendo como propósito a estimação das perdas térmicas nos módulos de LV e HV, foi necessário utilizar um dissipador de calor que age como o elemento que absorve e

transfere o calor gerado pelas perdas nos semicondutores (calculados pelo PLECS através da cadeia RC) e como elemento que limita a temperatura máxima da junção dos semicondutores estipulada (T_{Jmax}). Os terminais do dissipador estão ligados em série com uma resistência térmica, colocada entre o dissipador e o meio ambiente ($r_{th_{hs-a}}$), e em série com um medidor de fluxo de calor (responsável por quantificar as perdas nos módulos) e uma fonte de calor à temperatura ambiente (T_a), que funciona como temperatura de referência para as trocas de calor entre o dissipador e o meio ambiente. O valor da resistência térmica $r_{th_{hs-a}}$ é calculado com base na temperatura de estabilização T_{Jmax} que se pretende para a junção dos semicondutores e, para a sua formulação é necessário conhecer os parâmetros da temperatura T_{Jmax} , da temperatura T_a e da potência total de perdas de cada ponte H₁ e H₂ ($p_{LVtotal}$ e $p_{HVtotal}$, respetivamente). Como tal, foi considerado que a temperatura T_{Jmax} na junção dos semicondutores de LV e HV, deverá ser igual ou inferior a 85% da temperatura máxima da junção dos semicondutores declarada pelo fabricante (175°C e 150°C, respetivamente), ou seja: $T_{Jmax(LV)} = 148.8^\circ\text{C}$ e $T_{Jmax(HV)} = 127.5^\circ\text{C}$. A temperatura T_a depende das características físicas do meio ambiente onde o conversor será inserido (laboratório de ensaios, armário técnico, entre outros) e como não existem dados que fundamentem a escolha deste valor, foi considerado que a temperatura T_a igual 60°C, é um valor de temperatura representativo para a aplicação em causa.

A estimativa das magnitudes das potências de perdas $p_{LVtotal}$ e $p_{HVtotal}$, foi obtida através do modelo de simulação elaborado em PLECS para as mesmas condições elétricas das Simulações 1, 2 e 3 realizadas no subcapítulo 3.3.8 (Tabela 10). Com esta simulação pretendeu-se avaliar as perdas totais nos semicondutores de LV e HV, para os regimes de funcionamento CC e CP, de modo a obter as máximas magnitudes das perdas $p_{LVtotal}$ e $p_{HVtotal}$. As curvas da Figura 53, Figura 54 e Figura 54 mostram o resultado das simulações para os pontos característicos do regime de funcionamento CC e CP, cujas curvas assinaladas a vermelho representam o valor das perdas totais nos semicondutores para um período de simulação de 20 s. Nos semicondutores LV, a magnitude máxima das perdas $p_{LVtotal}$ ocorreu na simulação 1 e 2, onde o valor das perdas totais nos semicondutores alcançado em regime permanente foi de aproximadamente 1170 W. Nos semicondutores HV, a magnitude máxima das perdas $p_{LVtotal}$ ocorreu na simulação 2, e o valor das perdas totais nos semicondutores alcançado em regime permanente foi de 768 W.




Figura 52 - Simulação 1 ($150 V_{DC}/300A$) – À esquerda: Potência total de perdas $p_{LV_{total}}$ ($R_{DS_{on}}=4m\Omega, V_f=6V, t_{dead}=1 \mu s$); À direita: Potência total de perdas $p_{HV_{total}}$ ($R_{DS_{on}}=10 m\Omega, V_f=2 V, t_{dead}=1\mu s$)




Figura 53 - Simulação 2 ($333 V_{DC}/300A$) – À esquerda: Potência total de perdas $p_{LV_{total}}$ ($R_{DS_{on}}=4 m\Omega, V_f=6V, t_{dead}=1\mu s$); À direita: Potência total de perdas $p_{HV_{total}}$ ($R_{DS_{on}}= 10 m\Omega, V_f=2 V, t_{dead}=1\mu s$)




Figura 54 - Simulação 3(1000 V_{DC} /300A) – À esquerda: Potência total de perdas $p_{LV_{total}}$ ($R_{DS_{on}}=4\text{m}\Omega$, $V_f=6\text{V}$, $t_{dead}=1\mu\text{s}$); À direita: Potência total de perdas $p_{HV_{total}}$ ($R_{DS_{on}}=10\text{m}\Omega$, $V_f=2\text{V}$, $t_{dead}=1\mu\text{s}$)

Com base nestes parâmetros, a resistência térmica $r_{th_{hs-a}}$ do dissipador de calor dos semicondutores LV e HV, pode ser calculada a partir das seguintes expressões [75][76], respetivamente:

$$r_{th_{hs-a}}(\text{°C/W}) = \frac{T_{J_{max}(LV)} - T_a}{p_{LV_{total}}} \times 100 \quad (48)$$

$$r_{th_{hs-a}}(\text{°C/W}) = \frac{T_{J_{max}(HV)} - T_a}{p_{HV_{total}}} \times 100 \quad (49)$$

Assim, os valores das resistências térmicas $r_{th_{hs-a}}$ dos dissipadores de calor de LV e HV podem ser calculados da seguinte forma:

$$r_{th_{hs-a}}(LV) = \frac{148.75 - 60}{1170} = 0.07 \text{ °C/W} \quad (50)$$

$$r_{th_{hs-a}}(HV) = \frac{127.5 - 60}{768} = 0.08 \text{ °C/W} \quad (51)$$

Onde:

$$T_{J_{max}(LV)} = 148.75 \text{ °C}$$

$$T_{J_{\max(HV)}} = 127.5 \text{ } ^\circ\text{C}$$

$$p_{LV_{\text{total}}} = 1170 \text{ W}$$

$$p_{HV_{\text{total}}} = 768 \text{ W}$$

$$T_a = 60 \text{ } ^\circ\text{C}$$

Constatou-se que o valor calculado da resistência térmica $r_{th_{hs-a}}(LV)$ devia ser alterado no modelo de simulação uma vez que, em regime de funcionamento CC, a condição da temperatura $T_{J_{\max(LV)}}$ não era respeitada. Com base em simulações realizadas achou-se que o valor da resistência $r_{th_{hs-a}}(LV)$ a utilizar de modo a cumprir com os requisitos impostos da temperatura $T_{J_{\max(LV)}}$ é de $0.05 \text{ } ^\circ\text{C/W}$.

No presente modelo térmico foi assumido que as condições térmicas a que os semicondutores do lado LV e HV estão sujeitos são as mesmas, respetivamente, e como tal a temperatura é em cada ponte é constante. Com base nestes pressupostos e nos dados importados das fichas técnicas dos módulos SiC MOSFET (nomeadamente as curvas características das energias de comutação, as curvas características de saída e os elementos da cadeia de Cauer), foram dimensionados os modelos térmicos dos dissipadores e dos semicondutores com o objetivo de controlar a temperatura de cada ponte e estimar as perdas de condução e comutação de cada módulo.

5. ANÁLISE TÉRMICA EM FUNÇÃO DA CARGA

No presente capítulo será realizada a análise térmica do conversor DAB dimensionado, para os regimes de funcionamento CC e CP. A análise realizada tem como objetivo demonstrar, com base no modelo de simulação elaborado, a variação das perdas de condução, de comutação e totais dos semicondutores de LV e HV, bem como avaliar as temperaturas de estabilização das junções dos mesmos e dos dissipadores de calores inerentes e a eficiência total do conversor, para cada regime de funcionamento mencionado.

Apesar do propósito dos carregadores DC ser transferir potência no sentido da fonte para as baterias dos VEs, tendo em conta que o conversor DAB permite a bidirecionalidade do trânsito de potência, optou-se também por realizar a análise térmica do conversor quando a direção do transito de potência é da ponte H_2 e H_1 .

Assim, esta análise foi dividida em duas partes de acordo com a direção da potência transitado, da seguinte forma em: carga da bateria (trânsito de potência flui entre a ponte H_1 e H_2) e descarga da bateria (trânsito de potência flui entre a ponte H_2 e H_1).

5.1. PROCESSO DE CARGA

Para a análise térmica dos semicondutores no processo de carga foram considerados três casos de estudo (Caso de estudo nº1, Caso de estudo nº 2 e Caso de estudo nº3) cujos parâmetros das condições elétricas e térmicas estão ilustradas na Tabela 12. O tempo de simulação no lado HV (60 s) é superior ao de LV (25 s) porque a magnitude da capacidade térmica dos semicondutores da ponte HV é superior aos de LV, o implica uma dinâmica associada à constante de tempo térmica mais lenta.

Tabela 12 - Condições elétricas, térmicas e de controlo utilizadas nos casos de estudo 1,2 e 3 (Processo de Carga)

Parâmetros	Caso de estudo 1	Caso de estudo 2	Caso de estudo 3
Tensão de Entrada – (V_i)		700 V _{DC}	
Tensão de Saída – (V_o)	150 V _{DC}	330.3 V _{DC}	1000 V _{DC}
Corrente de Referência (Carga) – (\bar{I}_o)	300 A	300 A	100 A
Potência de saída (Carga/Descarga) – (P_o)	45 kW	100 kW	100 kW
Indutância de fugas (L_K) e Resistência (R_K)		27.7 μ H / 1m Ω	
Razão entre espiras do transformador (n)		1	
Filtro LC (C_f / L_f / R_f)		1 mF / 100 μ H / 1 m Ω	
Semicondutores SiC MOSFET (LV e HV)	4 módulos (AB400M12XM3)	4 módulos (CAS300M17BM2)	
	$R_{DS_{on}} = 4$ m Ω	$R_{DS_{on}} = 10$ m Ω	
Frequência de comutação (F_s)		10 kHz	
Duty Cycle (D)		0.5	
Dead time (t_{dead}) (LV e HV)		1 μ s	
Step time (S_t)	1.5 s	1.5 s	1.5 s
Tempo de simulação (s) – LV		25 s	
Tempo de simulação (s) – HV		60 s	
Modelo térmico			
Temperatura ambiente (t_a)		60 °C	
Resistência térmica dissipador ($r_{th_{s-a}}$)	LV (0.05 °C /W)		HV (0.08 °C /W)
Temperatura máxima permitida nos semicondutores ($T_{J_{max}}$)	LV (145.8 °C)		HV (127.5°C)

5.1.1. CASO DE ESTUDO 1 (PROCESSO DE CARGA)

A análise aos resultados obtidos permite concluir que a maioria das perdas nos semicondutores LV e HV deve-se às perdas p_{cond} nos MOSFETs, como ilustra a Figura 55. No lado LV, as perdas $p_{LVtotal}$ correspondem a 1171 W, onde 66% destas perdas correspondem às perdas p_{cond} nos MOSFETs, o que equivale a 774.3 W. As perdas p_{sw} nos MOSFETs obtidas são superiores às perdas de condução dos díodos no lado LV (279.5 W e 117.1 W, respetivamente), porém no lado HV esta relação não se verifica e as perdas de comutação dos MOSFETs são inferiores às perdas de condução nos díodos (1.62 W e 78.1 W). No lado HV, as perdas $p_{HVtotal}$ correspondem a 689.8 W, e as perdas por condução dos MOSFET contribuem com aproximadamente 88 % do valor total, ou seja, 610.1 W. Neste regime de funcionamento a eficiência total obtida foi de 96 %, pelo que grande parte da ineficiência é resultado das perdas p_{cond} nos semicondutores de potência. Termicamente, a premissa assumida de que nenhum semicondutor de LV e HV pudesse violar a restrição imposta para a temperatura $T_{Jmax(LV)}$ e $T_{Jmax(HV)}$ foi alcançada com êxito (Figura 56).




Figura 55 – Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;




Figura 56 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV

Do lado LV, a temperatura máxima atingida corresponde à temperatura da junção do MOSFET (138.4 °C) e o tempo de estabilização térmica (t_e) dos módulos de MOSFET LV foi de aproximadamente 9.73 s. Para além disso, a temperatura de estabilização da junção dos díodos e do dissipador de calor foi de aproximadamente 120 °C e o tempo t_e foi de aproximadamente 11.5 s.

Na ponte oposta, a temperatura de estabilização junção dos díodos e do dissipador de calor foi de aproximadamente 114 °C e o tempo t_e aproximado é de 47 s.

A Tabela 13 resume os resultados obtidos nas simulações referentes ao caso de estudo 1, para o processo de carga.

Tabela 13 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 1 – Processo de Carga)

Parâmetros	Semicondutores LV		Semicondutores HV	
	<i>Body Diodes</i>	MOSFETs	<i>Body Diodes</i>	MOSFETs
Perdas de condução – (P_{cond})	117.1 W	774.3 W	78.1 W	610.1 W
Perdas de comutação – (P_{sw})	-	279.5 W	-	1.62 W
Perdas de totais – (P_{total})	1171 W (LV)		689.8 W (HV)	
Eficiência (%)	96 %			
Temperatura de estabilidade térmica	120.7 °C	138.4 °C	114.5 °C	119.3 °C
Constante de tempo da estabilização térmica (5τ)	11.4 s	11.2 s	46.8 s	48.4 s
Temperatura de estabilidade térmica do dissipador	118.5 °C		113.9 °C	
Constante de tempo da estabilização térmica (5τ)	11.3 s		46.7 s	
Temperatura máxima permitida nos semicondutores (T_{Jmax})	LV (145.8 °C)		HV (127.5°C)	

5.1.2. CASO DE ESTUDO 2 (PROCESSO DE CARGA)

Qualitativamente, os resultados obtidos equiparam-se aos resultados obtidos no caso de estudo anterior. Em termos absolutos, a soma das perdas p_{total} dos semicondutores LV e HV foram superiores às perdas alcançadas no caso de estudo 1 (cerca de mais 64 W). Porém, como neste caso de estudo a magnitude da tensão V_o ($333.3 V_{DC}$) é superior à magnitude da tensão V_o do caso anterior 1 ($150 V_{DC}$), a queda de tensão na bobina L_K é menor, o que implica uma magnitude inferior da corrente a fluir pelas pontes LV e HV, fazendo com que a eficiência total obtida seja superior a 98%. Tal como no caso de estudo 1, as perdas p_{cond} dos MOSFETs representam a maior parte da potência de perdas $p_{LVtotal}$ e $p_{HVtotal}$, que correspondem a aproximadamente 68 % (793.9 W) e 87% (666.4W) das perdas p_{total} (1159.2 W e 768 W) dos semicondutores LV e HV, respetivamente, como mostra a Figura 57. No lado LV, as perdas p_{sw} nos MOSFETs (258.5 W) são superiores às perdas de condução dos díodos (106.8 W) e, tal como no caso de estudo anterior, no lado HV esta relação não se verifica e as perdas de comutação dos MOSFETs são inferiores às perdas de condução nos díodos, isto é, 29.7 W e 71.9 W, respetivamente.

Termicamente, as temperaturas $T_{Jmax(LV)}$ e $T_{Jmax(HV)}$ obtidas foram de 137.8 °C e 126.3 °C e cumprem com os requisitos das temperaturas máximas impostas como ilustra a Figura 58. O tempo t_e para estes dois parâmetros foi de 9.73 s e 47.5 s respetivamente. A temperatura de estabilização junção dos díodos e dissipador de calor de LV foi de aproximadamente 120 °C e 118 °C, respetivamente, e o tempo t_e foi de aproximadamente 11 s, resultados semelhantes aos obtidos no caso de estudo 1. No lado HV, a temperatura de estabilização junção dos díodos e dissipador de calor foi de aproximadamente 120° C, e o tempo t_e de 47 s, resultados superiores aos obtidos no caso anterior.




Figura 57 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;




Figura 58 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV

A Tabela 14 sumariza os resultados obtidos nas simulações referentes ao caso de estudo 2, para o processo de carga.

Tabela 14 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 2 – Processo de Carga)

Parâmetros	Semicondutores LV		Semicondutores HV	
	<i>Body Diodes</i>	MOSFETs	<i>Body Diodes</i>	MOSFETs
Perdas de condução – (P_{cond})	106.8 W	793.9 W	71.9 W	666.4 W
Perdas de comutação – (P_{sw})	-	258.5 W	-	29.7 W
Perdas de totais – (P_{total})	1159.2 W (LV)		768 W (HV)	
Eficiência (%)	98.1 %			
Temperatura de estabilidade térmica	119.9 °C	137.8 °C	120.7 °C	120.1 °C
Constante de tempo da estabilização térmica (5τ)	11.6 s	9.73 s	47.4 s	47.5 s
Temperatura de estabilidade térmica do dissipador	117.9 °C		120.1 °C	
Constante de tempo da estabilização térmica (5τ)	11.4 s		47 s	
Temperatura máxima permitida nos semicondutores (T_{jmax})	LV (145.8 °C)		HV (127.5°C)	

5.1.3. CASO DE ESTUDO 3 (PROCESSO DE CARGA)

Como a corrente $i_{LK_{rms}}$, para o regime de funcionamento CP, é inferior à corrente $i_{LK_{rms}}$ em regime CC, e conseqüentemente a corrente eficaz no primário e secundário do transformador é menor, é esperado que para este caso de estudo, as perdas p_{total} sejam inferiores e a eficiência total seja superior às obtidas nos casos de estudo 1 e 2. De fato, a eficiência alcançada foi de 99.1% e as perdas p_{total} nos semicondutores LV e HV obtidas (334.4 W e 620 W) representam uma redução de aproximadamente 50% face às perdas p_{total} obtidas nos casos anteriores. As perdas p_{cond} dos MOSFETs continuam a representar a maior parte da potência de perdas $p_{LV_{total}}$ e $p_{HV_{total}}$ (Figura 59), que correspondem a aproximadamente 68 % (227.1 W) e 52% (326 W) das perdas p_{total} (334.5 W e 619.9 W) dos semicondutores LV e HV, respetivamente.

Também, devido ao facto da corrente eficaz $i_{LK_{rms}}$ ser inferior, as perdas p_{cond} dos díodos de LV e HV são bastante reduzidas e correspondem a 16 W e 23.7 W, respetivamente. Ao contrário do que aconteceu nos casos de estudo anteriores, as perdas $p_{HV_{total}}$ são superiores às perdas $p_{LV_{total}}$ e, embora a corrente eficaz seja menor, como a tensão V_o corresponde a 1000 V_{DC} (conseqüentemente maior a magnitude da tensão V_{DS}), as perdas p_{sw} de HV são superiores às dos MOSFETs de LV e correspondem a 270.2 W e 91,4 W, respetivamente.

As temperaturas de estabilização das junções dos semicondutores e do dissipador de calor são menores do que as temperaturas obtidas nos casos de estudo 1 e 2, motivadas pelos fatos anteriormente citados. As temperaturas $T_{J_{max}(LV)}$ e $T_{J_{max}(HV)}$ obtidas foram de 82.7 °C e 114.3 °C, cumprindo com os requisitos das temperaturas máximas impostas, como ilustra a Figura 60. O tempo t_e para estes dois parâmetros foi de 10 s e 46.4s, respetivamente. A temperatura de estabilização junção dos díodos e dissipador de calor de LV foi de aproximadamente 77 °C, e o tempo t_e foi de aproximadamente 11 s e 10 s, respetivamente. No lado HV, a temperatura de estabilização junção dos díodos e dissipador de calor foi de aproximadamente 109° C, e o tempo t_e de aproximadamente 46 s.




Figura 59 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;




Figura 60 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV

A Tabela 15 sumariza os resultados obtidos nas simulações referentes ao caso de estudo 3, para o processo de carga.

Tabela 15 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 3 – Processo de Carga)

Parâmetros	Semicondutores LV		Semicondutores HV	
	<i>Body Diodes</i>	MOSFETs	<i>Body Diodes</i>	MOSFETs
Perdas de condução – (P_{cond})	16 W	227.1 W	23.7 W	326 W
Perdas de comutação – (P_{sw})	-	91.4 W	-	270.2 W
Perdas de totais – (P_{total})	334.5 W (LV)		619.9 W (HV)	
Eficiência (%)	99.1 %			
Temperatura de estabilidade térmica	77 °C	82.7 °C	109.2 °C	114.3 °C
Constante de tempo da estabilização térmica (5τ)	11.4 s	10 s	46.3 s	46.4 s
Temperatura de estabilidade térmica do dissipador	76.7 °C		109 °C	
Constante de tempo da estabilização térmica (5τ)	9.6 s		46.2 s	
Temperatura máxima permitida nos semicondutores (T_{max})	LV (145.8 °C)		HV (127.5°C)	

5.1.4. SÍNTESE DE RESULTADOS – CASOS DE ESTUDO (PROCESSO DE CARGA)

O presente subcapítulo sumariza os resultados obtidos nos três casos de estudo abordados para o processo de carga. A Figura 61 ilustra graficamente a magnitude das perdas dos semicondutores e as temperaturas de estabilização obtidas, para o lado LV e HV.

De um modo geral, a magnitude das perdas p_{cond} dos MOSFETs representa a maior parcela das perdas totais de $p_{LV_{total}}$ e $p_{HV_{total}}$ e, em termos absolutos, as magnitudes das perdas p_{cond} dos MOSFETs em LV são superiores às obtidas no lado HV, exceto para o caso de estudo 3, cujas perdas p_{cond} dos MOSFETs são superiores em relação a LV. Como já foi explicado acerca da topologia de modulação adotada (ver subcapítulo 3.3.7), um dos principais fatores que contribui para que a magnitude das perdas p_{cond} nos semicondutores seja superior às restantes perdas, está relacionada com a magnitude da corrente modulada que advém da estratégia de modulação adotada. Isto é, como para nos casos de estudo 1 e 2 as magnitudes das variáveis de controlo à saída do controlador PI em regime de funcionamento estacionário não são máximas (ou seja $\frac{\pi}{2}$) e, como a diferença entre as magnitudes das tensões V_p e V_s durante o intervalo em que ambas as pontes estão a conduzir não é nula, é aplicada uma queda de tensão aos terminais da indutância L_K . Desta forma, e como durante o intervalo em que ambas as pontes estão a conduzir a tensão V_{LK} é dada pela diferença entre a magnitude da tensão V_p e V_s , surge uma corrente associada à estratégia de modelação, que por sua vez é convertida em perdas de condução. Nos casos de estudo 1 e 2, como a diferença entre as magnitudes das tensões V_p e V_s são superiores às do caso de estudo 3, as perdas de condução, e consequentemente a temperatura das junções dos semicondutores, serão superiores.

No lado LV, a magnitude das perdas p_{sw} é superior à das perdas p_{cond} dos díodos, para os três casos de estudo e, em termos absolutos, no caso de estudo 1 as magnitudes destas perdas são superiores às magnitudes das perdas dos outros casos de estudo. Todavia, no lado HV esta relação não é constatada, uma vez que a magnitude das perdas p_{sw} é inferior à das perdas p_{cond} dos díodos, exceto no caso de estudo 3. Neste (lado HV), a magnitude das perdas p_{sw} dos MOSFETs é bastante superior à magnitude das perdas p_{cond} dos díodos, e isto acontece pelo facto da tensão V_o ser superior à dos casos de estudo 1 e 2, e como tal a tensão V_{DS} será superior. Relativamente à temperatura de estabilização térmica, no lado LV os resultados obtidos nos casos de estudo 1 e 2 são semelhantes, porém são superiores aos obtidos no caso de estudo 3, como já foi explicado.

A temperatura $T_{J_{max}(LV)}$ é referente à temperatura de estabilização da junção dos MOSFETs em todos os casos de estudo (LV e HV), seguida da temperatura de estabilização dos díodos e do dissipador de calor. No lado LV, os resultados das temperaturas de estabilização obtidas no caso de estudo 1 e 2 são semelhantes, assim como o tempo de estabilização e, em relação ao caso de estudo 3, quer as temperaturas e tempo de estabilização são inferiores às dos casos de estudo 1 e 2. No lado HV, esta relação não é constatada e, embora os tempos de estabilização térmica sejam idênticos para os três casos de estudo, a temperaturas de estabilização dos semicondutores e do dissipador no caso de estudo 2, são superiores às obtidas nos restantes casos. Também, no lado HV para os casos de estudo 1 e 3, existe uma proximidade entre os resultados obtidos para as temperaturas de estabilização. Tal como no lado LV, a ordem de grandeza das magnitudes das temperaturas de estabilização é dada pela seguinte ordem decrescente: temperatura de estabilização da junção dos MOSFETs, dos díodos e do dissipador de calor.




Figura 61 - Demonstração gráfica dos resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de carga); À esquerda: Lado LV; À direita: Lado HV;

A Tabela 16 sumariza os resultados obtidos nos três casos de estudo referentes ao processo de carga.

Tabela 16 – Síntese de resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de carga)

Parâmetros	Caso de estudo 1	Caso de estudo 2	Caso de estudo 3
LV			
Perdas de condução – MOSFETs	774.3 W	793.9 W	227.1 W
Perdas de condução – Díodos	117.1 W	106.8 W	16 W
Perdas de comutação – MOSFETs	279.5 W	258.5 W	91.4 W
Perdas totais	1171 W	1159.2 W	334.5 W
Temperatura de estabilidade térmica			
MOSFETs	138.4 °C	137.8 °C	82.7 °C
Díodos	120.7 °C	119.9 °C	77 °C
Dissipador de Calor	118.5 °C	117.9 °C	76.7 °C
Constante de tempo da estabilização térmica			
MOSFETs	11.2 s	9.73 s	10 s
Díodos	11.4 s	11.6 s	11.4 s
Dissipador de Calor	11.3 s	10.8 s	9.65 s
HV			
Perdas de condução – MOSFETs	610.1 W	666.4 W	326 W
Perdas de condução – Díodos	78.1 W	71.9 W	23.7 W
Perdas de comutação – MOSFETs	1.62 W	29.7 W	270.2 W
Perdas totais	689.8 W	768 W	619.9 W
Temperatura de estabilidade térmica			
MOSFETs	119.3 °C	126.3 °C	114.3 °C
Díodos	114.5 °C	120.7 °C	109.2 °C
Dissipador de Calor	113.9 °C	120.1 °C	109 °C
Constante de tempo da estabilização térmica			
MOSFETs	48.4 s	47.5 s	46.4 s
Díodos	46.8 s	47.4 s	46.3 s
Dissipador de Calor	46.7 s	47 s	46.2 s
Eficiência (%)	96 %	98.1 %	99.1 %

5.2. PROCESSO DE DESCARGA

Dada a relação assimétrica das curvas características de saída dos semicondutores em função da temperatura para todo o domínio de ϕ considerado (Figura 43 e Figura 44), é expectável que os resultados da eficiência e as temperaturas de estabilização da junções dos semicondutores e do dissipador de calor sejam diferentes relativamente aos casos de estudo referentes ao regime de carga da bateria. Neste sentido, e tendo em conta que as condições elétricas e térmicas durante a descarga da bateria são diferentes, foi ponderada a utilização de duas estratégias possíveis. A primeira estratégia consiste em limitar o trânsito de potência inverso no conversor, com o objetivo de diminuir as perdas $p_{HV_{total}}$ e obter temperaturas de estabilização desejáveis. A segunda consiste em alterar o valor da resistência $r_{th_{hs-a}}(HV)$ do dissipador em função da temperatura $T_{J_{max}(HV)}$ desejada e das perdas $p_{HV_{total}}$. As implicações inerentes à limitação do trânsito de potência (limitação do valor da corrente de referência) fazem com que as perdas p_{cond} nos semicondutores aumentem significativamente (como foi explicado no subcapítulo 3.3.7). Do ponto de vista da estratégia de controlo, a limitação do valor da magnitude da corrente de referência faz com que a variável à saída do controlador (ϕ) seja reduzida à medida que a referência diminui. Esta relação implica que a sobreposição dos sinais aplicadas aos semicondutores das diagonais das pontes LV e HV seja superior à medida que o valor de referência diminui e, nestas condições, a magnitude da corrente modulada é superior, assim como as perdas de condução aumentam e a eficiência total diminui.

Deste modo, torna-se inviável o controlo das temperaturas de estabilização dos semicondutores através da limitação da potência do conversor, optando-se pela implementação da segunda estratégia. Esta consiste em dimensionar um dissipador de calor cuja resistência $r_{th_{hs-a}}$ permita a estabilização térmica desejada, fazendo com que seja possível transitar o mesmo nível de potência das simulações 1,2 e 3 relativas aos processos de carga, ou seja, 45 kW e 100 kW.

Como foi referido anteriormente, para as simulações 1, 2 e 3 referentes à descarga da bateria, houve a necessidade de alterar o parâmetro da resistência $r_{th_{hs-a}}(HV)$, dado que as perdas $p_{HV_{total}}$ aumentaram e a temperatura $T_{J_{max}(HV)}$ ultrapassava o limite teórico assumido (para o regime de funcionamento CC). Assim, o valor máximo das perdas $p_{HV_{total}}$ obtido para o regime de funcionamento CC corresponde a 1900 W. Substituindo este

resultado na equação (51), o valor da resistência $r_{th_{hs-a}}(HV)$ calculada é de $0.03 \text{ K/}^\circ\text{C}$, porém, por conveniência o valor utilizado da resistência $r_{th_{hs-a}}(HV)$ foi de $0.02 \text{ K/}^\circ\text{C}$, como ilustra a Figura 62.




Figura 62 - Conversor DC-DC DAB com respectivo circuito elétrico e térmico

Para a análise térmica dos semicondutores no processo de descarga foram considerados três casos de estudo (Caso de estudo 1, Caso de estudo 2 e Caso de estudo 3), cujos parâmetros das condições elétricas e térmicas estão ilustradas na Tabela 17.

Tabela 17 - Condições elétricas, térmicas e de controle utilizadas nos casos de estudo 1,2 e 3
(Processo de descarga)

Parâmetros	Caso de estudo 1	Caso de estudo 2	Caso de estudo 3
Tensão de Entrada – (V_i)		700 V _{DC}	
Tensão de Saída – (V_o)	150 V _{DC}	330.3 V _{DC}	1000 V _{DC}
Corrente de Referência (Carga) – (\bar{I}_o)	-300 A	-300 A	-100 A
Potência de saída (Carga/Descarga) – (P_o)	-45 kW	-100 kW	-100 kW
Indutância de fugas (L_K) e Resistência (R_K)		27.7 μ H / 1m Ω	
Razão entre espiras do transformador (n)		1	
Filtro LC ($C_1/L_1/R_1$)		1 mF / 100 μ H / 1 m Ω	
Semicondutores SiC MOSFET (LV e HV)	4 módulos (AB400M12XM3)	4 módulos (CAS300M17BM2)	
	$R_{DS_{on}} = 4$ m Ω	$R_{DS_{on}} = 10$ m Ω	
Frequência de comutação (F_s)		10 kHz	
Duty Cycle (D)		0.5	
Dead time (t_{dead}) (LV e HV)		1 μ s	
Step time (S_t)	1.5 s	1.5 s	1.5 s
Tempo de simulação (s) – LV		25 s	
Tempo de simulação (s) – HV		60 s	
Modelo térmico			
Temperatura ambiente (t_a)		60 °C	
Resistência térmica dissipador ($r_{th_{hs-a}}$)	LV (0.05 °C /W)		HV (0.02 °C /W)
Temperatura máxima permitida nos semicondutores (T_{jmax})	LV (145.8 °C)		HV (127.5°C)

5.2.1. CASO DE ESTUDO 1 (PROCESSO DE DESCARGA)

A análise aos resultados obtidos permite concluir que a maioria das perdas nos semicondutores LV e HV deve-se às perdas p_{cond} nos MOSFETs, como ilustra a Figura 63. Ao contrário do que aconteceu no caso de estudo 1 (processo carga da bateria), motivado pela inversão do trânsito de potência, constatou-se que as perdas $p_{HVtotal}$ (1858 W) são superiores às perdas $p_{LVtotal}$ (1170 W), onde as perdas p_{cond} nos MOSFETs LV e HV representam cerca de 66% (769.3 W) e 99% (1838.4 W) das perdas $p_{LVtotal}$ e $p_{HVtotal}$, respectivamente.

No lado LV, a magnitude das perdas p_{cond} nos díodos é inferior à das perdas p_{sw} nos MOSFETs (119.3 W e 281.1 W, respectivamente) e, no lado HV as perdas nos díodos são maiores do que as perdas p_{sw} nos MOSFETs, (15.1 W e 4.63 W, respectivamente). A eficiência obtida neste caso de estudo foi de 93.3 %, e corresponde ao nível de eficiência mais reduzido em todas as simulações realizadas no processo de carga e descarga, como será provado.

Em relação à análise térmica, embora as temperaturas máximas de $T_{Jmax(LV)}$ e $T_{Jmax(HV)}$ atingidas sejam superiores às temperaturas homólogas obtidas no caso de estudo 1 (carga da bateria), os requisitos impostos para as magnitudes máximas das temperaturas mencionadas foram concretizados e correspondem a 138.3 °C e 112.9 °C, respectivamente como ilustra a Figura 64. Apesar das perdas $p_{HVtotal}$ serem superiores às perdas $p_{LVtotal}$, a temperatura de estabilização dos elementos de LV foi superior à dos elementos de HV. No lado LV, a temperatura de estabilização junção dos díodos e dissipador de calor foi de aproximadamente 120 °C, e o tempo t_e foi de aproximadamente 12 s. No lado HV, a temperatura de estabilização junção dos díodos e dissipador de calor foi de aproximadamente 97° C, e o tempo t_e de aproximadamente 16.5 s.




Figura 63 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;




Figura 64 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV

A Tabela 18 sumariza os resultados obtidos nas simulações referentes ao caso de estudo 1, para o processo de descarga.

Tabela 18 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 1 – Processo de Descarga)

Parâmetros	Semicondutores LV		Semicondutores HV	
	<i>Body Diodes</i>	MOSFETs	<i>Body Diodes</i>	MOSFETs
Perdas de condução – (P_{cond})	119.3 W	769.3 W	15.1 W	1654.5 W
Perdas de comutação – (P_{sw})	-	91.4 W	-	269.9 W
Perdas de totais – (P_{total})	1170 W (LV)		1654.5 W (HV)	
Eficiência (%)	93.3%			
Temperatura de estabilidade térmica	120.7 °C	138.3 °C	96.7 °C	112.9 °C
Constante de tempo da estabilização térmica (5τ)	11.8 s	11.3 s	16.4 s	15.7 s
Temperatura de estabilidade térmica do dissipador	118.5 °C		96.7 °C	
Constante de tempo da estabilização térmica (5τ)	11.9 s		16.2 s	
Temperatura máxima permitida nos semicondutores (T_{Jmax})	LV (145.8 °C)		HV (127.5°C)	

5.2.2. CASO DE ESTUDO 2 (PROCESSO DE DESCARGA)

À semelhança dos resultados obtidos nos casos de estudo 1 e 2 (carga da bateria), qualitativamente os resultados dos casos 1 e 2 (descarga da bateria) são semelhantes. A grande maioria das perdas $p_{LV_{total}}$ e $p_{HV_{total}}$, concretamente 1119.3 W e 1876 W, devem-se às perdas p_{cond} dos MOSFETs de LV e HV, que correspondem a 748.3 W e 1829.7 W, respetivamente. Em termos relativos estas perdas representam aproximadamente 67% e 97% das perdas totais das pontes LV e HV, o que reforça a ineficiência constatada dos módulos HV em relação aos de LV durante a descarga da bateria.

Ao contrário do caso de estudo anterior, as magnitudes das perdas p_{sw} de LV e HV (260.3 W e 164.1 W) são superiores às magnitudes das perdas p_{cond} dos díodos homólogos (110.5 W e 18.9 W), como mostra a Figura 65. Isto deve-se ao facto da magnitude das perdas p_{sw} de HV ser bastante superior à obtida no caso de estudo 1, situação esta que pode ser fundamentada pelo aumento da magnitude da tensão V_o .

Do ponto de vista da análise térmica, qualitativamente os resultados obtidos são equiparáveis aos obtidos no caso anterior e, em termos relativos, as temperaturas de estabilização de LV foram inferiores relativamente, como mostra a Figura 66. As magnitudes absolutas das temperaturas $T_{J_{max}(LV)}$ e $T_{J_{max}(HV)}$ foram de 134.9 °C e 135.5 °C, cujo tempo de estabilização corresponde a 11 s e 15.7 e, são relativas às temperaturas de estabilização das junções dos MOSFETs. No lado LV, a temperatura de estabilização junção dos díodos e dissipador de calor foi de aproximadamente 97 °C e o tempo t_e foi de aproximadamente 12 s, resultados praticamente iguais aos do caso de estudo 1. No lado HV, a temperatura de estabilização junção dos díodos e dissipador de calor corresponde a 118 °C e 116 °C, e o tempo t_e de aproximadamente 12s.

A eficiência total obtida neste caso de estudo foi inferior ao caso de estudo homólogo referente à carga da bateria (essencialmente devido ao aumento das perdas p_{cond} dos MOSFET de HV) e, em termos relativos corresponde a 97%.




Figura 65 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;




Figura 66 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV

A Tabela 19 resume os resultados obtidos nas simulações referentes ao caso de estudo 2, para o processo de descarga.

Tabela 19 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 2 – Processo de Descarga)

Parâmetros	Semicondutores LV		Semicondutores HV	
	<i>Body Diodes</i>	MOSFETs	<i>Body Diodes</i>	MOSFETs
Perdas de condução – (P_{cond})	110.5 W	748.3 W	18.9 W	1829.7 W
Perdas de comutação – (P_{sw})	-	260.3 W	-	164.2 W
Perdas de totais – (P_{total})	1119.3 W (LV)		1876 W (HV)	
Eficiência (%)	97 %			
Temperatura de estabilidade térmica	118 °C	134.9 °C	97.2 °C	113.5 °C
Constante de tempo da estabilização térmica (5τ)	11.7 s	11.0 s	16.6 s	15.7 s
Temperatura de estabilidade térmica do dissipador	116 °C		97.1 °C	
Constante de tempo da estabilização térmica (5τ)	11.8 s		16.2 s	
Temperatura máxima permitida nos semicondutores (T_{jmax})	LV (145.8 °C)		HV (127.5 °C)	

5.2.3. CASO DE ESTUDO 3 (PROCESSO DE DESCARGA)

Tal como no caso de estudo 3 (carga da bateria), foi neste ponto de funcionamento que se obteve a menor quantidade de perdas e, como consequência, o nível de eficiência obtido é o mais elevado ($\approx 99\%$). As perdas p_{total} nos semicondutores LV e HV obtidas (326.4 W e 683.9 W) representam uma redução das perdas p_{total} dos casos de estudo 1 e 2 de mais de 50% e, para além disso, a magnitude das perdas $p_{LV_{total}}$ (326.4 W) corresponde ao menor valor absoluto da potência de perdas alcançado em todos os casos de estudo, como ilustra a Figura 67. Destas perdas, cerca de 68% são devido às perdas p_{cond} dos MOSFETs (211.6 W), sendo que os restantes 25% e 7% correspondem às perdas p_{sw} nos MOSFETs (92.2 W) às perdas p_{cond} nos díodos (22.6 W). No lado HV, as perdas p_{cond} nos MOSFETs são cerca de 48% superiores às perdas homólogas no lado LV e correspondem a 400.4 W. Também, em relação a LV, as perdas p_{sw} nos MOSFETs são 35% superiores e, em termos absolutos correspondem a 262.7 W. No caso das perdas p_{cond} dos díodos HV (20.8 W), não existe grande diferença absoluta nas perdas relativas aos díodos de LV.

Relativamente ao equilíbrio térmico, as temperaturas de estabilização quer dos semicondutores e do dissipador de calor também correspondem ao menor valor alcançado para todos os casos de estudo, como ilustra a Figura 68. As temperaturas $T_{J_{max}(LV)}$ e $T_{J_{max}(HV)}$ correspondem a 82.1 °C e 79.5 °C e os tempos t_e são de 10.4 s e 1.3 s, respetivamente. A temperatura de estabilização junção dos díodos e dissipador de calor de LV foi de aproximadamente 76.7 °C e 76.3 °C, e o tempo t_e foi de aproximadamente 8.9 s e 9.8 s, respetivamente.

No lado HV, a temperatura de estabilização junção dos díodos e dissipador de calor foi de aproximadamente 74° C, e o tempo t_e de aproximadamente 13.8 s e 13.2 s, respetivamente.




Figura 67 - Curvas das perdas totais nos semicondutores. À esquerda: Perdas elétricas e térmicas dos semicondutores LV; . À direita: Perdas elétricas e térmicas dos semicondutores HV;




Figura 68 - Temperatura das junções dos semicondutores e do dissipador de calor LV e HV

A Tabela 20 sumariza os resultados obtidos nas simulações referentes ao caso de estudo 3, para o processo de descarga.

Tabela 20 - Resultados obtidos da simulação do modelo elétrico e térmico do conversor DAB (Caso de estudo 3 – Processo de Descarga)

Parâmetros	Semicondutores LV		Semicondutores HV	
	<i>Body Diodes</i>	MOSFETs	<i>Body Diodes</i>	MOSFETs
Perdas de condução – (P_{cond})	22.6 W	211.6 W	20.8 W	400.4 W
Perdas de comutação – (P_{sw})	-	92.2 W	-	262.7 W
Perdas de totais – (P_{total})	326.4 W (LV)		683.9 W (HV)	
Eficiência (%)	98.9 %			
Temperatura de estabilidade térmica	76.7 °C	82.1 °C	73.8 °C	79.5 °C
Constante de tempo da estabilização térmica (5τ)	8.98 s	10.4 s	13.8 s	13.3 s
Temperatura de estabilidade térmica do dissipador	76.3 °C		73.6 °C	
Constante de tempo da estabilização térmica (5τ)	9.88 s		13.2 s	
Temperatura máxima permitida nos semicondutores (T_{max})	LV (145.8 °C)		HV (127.5°C)	

5.2.4. SÍNTESE DE RESULTADOS – CASOS DE ESTUDO (PROCESSO DE DESCARGA)

O presente subcapítulo sumariza os resultados obtidos nos três casos de estudo referentes ao processo de descarga. A Figura 69 ilustra graficamente a magnitude das perdas dos semicondutores e as temperaturas de estabilização obtidas, para o lado LV e HV.

Pelos mesmos motivos argumentados para os casos de estudo referentes ao processo de carga, a magnitude das perdas p_{cond} dos MOSFETs representa a maior parcela das perdas totais de $p_{LV_{total}}$ e $p_{HV_{total}}$ e, em termos absolutos, ao contrário do processo de carga, as magnitudes das perdas p_{cond} dos MOSFETs em LV são inferiores às obtidas no lado HV. A magnitude das perdas de p_{cond} dos semicondutores HV para além de ser bastante superior à magnitude das perdas de LV, representa a maior quantidade de perdas estimadas para todos os casos de estudo analisados. A elevada magnitude das perdas p_{cond} em HV deve-se por um lado à relação assimétrica da curva característica de saída dos semicondutores de HV que para valores de corrente I_{DS} negativos (transito de potência inverso) as perdas por condução são superiores, me também à magnitude da corrente modulada que advém da estratégia de modulação, como já foi explicado.

A magnitude das perdas p_{sw} é superior à das perdas p_{cond} dos díodos, nos três casos de estudo realizados quer para o lado LV e lado HV. No lado LV, a maior magnitude das




Figura 69 - Demonstração gráfica dos resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de descarga); À esquerda: Lado LV; À direita: Lado HV;

perdas nos semicondutores ocorre no caso de estudo 1, porém, no lado HV esta relação não a maior magnitude de perdas nos semicondutores é referente ao caso de estudo 2, tal como aconteceu no processo de carga. Termicamente, no lado LV e HV os resultados obtidos nos casos de estudo 1 e 2 são semelhantes e superiores aos obtidos no caso de estudo 3, tal como no processo de carga. Também, a temperatura $T_{Jmax(LV)}$ é referente à temperatura de estabilização da junção dos MOSFETs, seguida da temperatura de estabilização da junção dos díodos e do dissipador de calor. No lado LV a magnitude máxima da temperatura $T_{Jmax(LV)}$ corresponde à temperatura da junção dos MOSFETs no caso de estudo 1, todavia no lado HV a magnitude máxima da temperatura $T_{Jmax(HV)}$ é referente à temperatura da junção dos MOSFETs do caso de estudo 2. Contrariamente ao caso de estudo referente ao processo de carga, as temperaturas de estabilização dos semicondutores e do dissipador de calor do lado LV são superiores às temperaturas homólogas do lado HV.

A Tabela 21 sumariza os resultados obtidos nos três casos de estudo referentes ao processo de descarga.

Tabela 21 - Síntese de resultados obtidos nos casos de estudo 1, 2 e 3 (Processo de descarga)

Parâmetros	Caso de estudo 1	Caso de estudo 2	Caso de estudo 3
LV			
Perdas de condução – MOSFETs	769.3 W	748.3 W	211.6 W
Perdas de condução – Díodos	119.3 W	110.5 W	22.6 W
Perdas de comutação – MOSFETs	281.1 W	260.3 W	92.4 W
Perdas totais	1170 W	1119.3 W	326.4 W
Temperatura de estabilidade térmica			
MOSFETs	138.2 °C	134.9 °C	82.1 °C
Díodos	120.7 °C	118 °C	76.7 °C
Dissipador de Calor	118.5 °C	116 °C	76.3 °C
Constante de tempo da estabilização térmica			
MOSFETs	11.3 s	11 s	10.4 s
Díodos	11.8 s	11.7 s	8.98 s
Dissipador de Calor	11.9 s	11.8 s	9.88 s
HV			
Perdas de condução – MOSFETs	1838.4 W	1829.7 W	400.4 W
Perdas de condução – Díodos	15.1 W	18.9 W	20.8 W
Perdas de comutação – (P_{sw})	4.6 W	164.2 W	262.7 W
MOSFETs			
Perdas totais – (P_{total})	1586 W	1876 W	683.9 W
Temperatura de estabilidade térmica			
MOSFETs	112.9 °C	113.5 °C	79.5 °C
Díodos	96.7 °C	97.2 °C	73.8 °C
Dissipador de Calor	96.7 °C	97.1 °C	73.6 °C
Constante de tempo da estabilização térmica			
MOSFETs	15.7 s	15.7 s	13.3 s
Díodos	16.4 s	16.6 s	13.8 s
Dissipador de Calor	16.2 s	16.2 s	13.2 s
Eficiência (%)	93.3 %	97%	98.9 %

6. CONCLUSÕES

Este capítulo referencia os pontos chave do trabalho desenvolvido, sustentado pela síntese das principais conclusões retiradas e as perspectivas de trabalho futuro.

6.1. CONTRIBUIÇÕES

Da análise térmica e estimação de perdas, foi possível constatar que em todas as simulações realizadas as perdas de condução nos MOSFETs têm um peso significativo nas perdas totais e, conseqüentemente contribuem para a diminuição da eficiência global. Neste âmbito, constatou-se que um dos fatores que influenciaram a majoração deste tipo de perdas está relacionado com a estratégia de modulação adotada. Desta forma, como trabalho futuro é sugerida a utilização de técnicas de modulação que possibilitem a redução do *stress* de corrente que flui pela bobina, como a técnica *Triple Phase Shift Modulation* [77][78]. Esta técnica diferencia-se da técnica de modulação utilizada devido ao facto de incluir como variável de controlo o *duty cycle* dos semicondutores das pontes LV e HV, através de técnicas de modulação que dependem da tensão e potência de saída, fazendo com que seja possível reduzir a amplitude da corrente de circulação no transformador, permitindo assim minimizar as perdas de condução e aumentar a eficiência.

A análise da eficiência, a estimação das perdas e a estimação das temperaturas em função da carga foram estudadas. Uma vez que nos casos de estudo referentes ao processo de descarga, as perdas na ponte HV foram superiores às perdas obtidas para os casos de estudo referente ao processo de carga, a resistência térmica do dissipador da ponte HV teve de ser alterada. Neste sentido, dada a importância da temperatura para o correto funcionamento do conversor, é sugerido como trabalho futuro desenvolver um modelo térmico para cada módulo de SiC MOSFET, de modo a estimar e a controlar com maior precisão as variáveis térmicas de cada módulo.

Além das perdas de condução, a intenção de diminuir as perdas de comutação nos MOSFETs também é sugerida como trabalho futuro. Neste sentido seria interessante utilizar

técnicas de *soft switching*, que poderia ser implementada através da utilização e controle de malhas ressonantes LLC, cuja aplicabilidade permitirá minimizar ou até mesmo eliminar a magnitude da corrente e tensão entre *drain-source* durante a comutação e como consequência diminuir ou anular as perdas por comutação [79].

Por último, o transformador sendo um dos elementos chave em conversores de alta frequência, é sugerido como trabalho futuro a sua modelização elétrica, térmica e magnética e a respetiva ponderação na estimação das perdas e na eficiência global do conversor DAB [80]. Também, associada à problemática da estratégia de modulação, a utilização de um transformador de HF com mais do que um enrolamento no secundário, poderia minimizar a magnitude da corrente modulada. Em teoria, durante os períodos de sobreposição da tensão do primário e secundário, é possível regular a razão de transformação dos enrolamentos do transformador, de modo a que durante este período a tensão aplicada à bobine seja minimizada, bem como a magnitude da corrente modulada.

6.2. PERSPETIVAS DE TRABALHO FUTURO

O presente trabalho contribuiu para a elaboração de um modelo de simulação avançado do conversor de potência DC/DC, cuja aplicação em carregadores DC permite aumentar a disponibilidade de potência da rede e reduzir drasticamente o tempo de carregamento de VEs, mitigando desta forma a discrepância atual do tempo de abastecimento dos veículos convencionais em relação aos VEs.

Neste âmbito, foi desenvolvido um modelo elétrico de um conversor DC/DC isolado DAB (100 kW) que inclui a caracterização térmica. No modelo térmico foram integrados modelos de semicondutores SiC MOSFET, cuja tecnologia é bastante atual no estado da arte de semicondutores, e foi desenvolvido um circuito térmico para controlar a temperatura máxima de operação das junções dos semicondutores, através do dimensionamento de dissipadores de calor para cada ponte LV e HV. Posteriormente, de modo a avaliar a eficiência do conversor para diversos níveis de carga (em ambos sentidos de trânsito de potência), foi elaborada uma metodologia de estimação das perdas e das temperaturas de estabilização dos semicondutores.

Ao longo deste trabalho foram adotadas várias metodologias que pretendem sustentar o dimensionamento e conceção do modelo elétrico e térmico do conversor DAB, as estratégias e sistemas de controlo e respetiva análise térmica e estimação de perdas do conversor modelizado em função da carga. Neste sentido, a utilização das ferramentas de *software* PLECS e MATLAB foram essenciais para a concretização e validação das metodologias adotadas.

Também, tendo em conta o plano estratégico nacional e internacional para a redução de emissões de CO₂ até 2050, a elaboração deste trabalho pretende insere-se num dos vetores principais desta estratégia no âmbito da mobilidade sustentável e das soluções inerentes aos sistemas de carregamento de VEs. Para além disso, o facto deste conversor possibilitar o trânsito de potência bidirecional permite que a solução desenvolvida possa ser utilizada em sistemas de armazenamento de energia locais e em sistemas de produção distribuída, que recorrem a recursos endógenos para a produção e injeção de potência na rede.

Referências Bibliográficas

- [1] X. Gong and J. Rangaraju, “Taking charge of electric vehicles – both in the vehicle and on the grid,” in *Texas Instruments*, 2020, pp. 1–13.
- [2] “Specification Sheet VersiCharge™ IEC Charging Unit Safe charging of electric vehicles.” [Online]. Available: <https://assets.new.siemens.com/siemens/assets/api/uuid:25f78f1089dfb672e6286c349394a0e5376a31fc/version:1515598004/wallbox-versicharge-datasheet.pdf>. [Accessed: 03-Apr-2020].
- [3] “Delta AC Slim II (Cordset).” [Online]. Available: file:///C:/Users/henri/Downloads/AC SLIM II_Leaflet.pdf.
- [4] S. Electric, “EVlink catalogue 2019 Electric vehicle charging solutions,” 2019. [Online]. Available: <https://www.rolearmais.pt/uploads/files/Catalogo-EVlink-Schneider.pdf>. [Accessed: 03-Apr-2020].
- [5] Ç. DERİCİOĞLU, E. YİRİK, E. ÜNAL, M. U. CUMA, B. ONUR, and M. TÜMAY, “a Review of Charging Technologies for Commercial Electric Vehicles,” *Int. J. Adv. Automot. Technol.*, vol. 2, no. 1, pp. 61–70, 2018.
- [6] Q. government, “Economic Development Queensland Electric Vehicle (EV) Charging Infrastructure PRACTICE NOTE,” no. March, 2018.
- [7] S. Homecharger, “Homecharging - for installation indoors and outdoors,” 2014. [Online]. Available: <https://assets.new.siemens.com/siemens/assets/api/uuid:d9407b88-eae9-439c-b746-338dd3cf60a9/home-charger.pdf>. [Accessed: 03-Apr-2020].
- [8] “Walli LIGHT Pro| electric car charging station | Wallbox | with fixed Type 2 charging cable | 11 kW | 16 A | 3 phase | Residual Current Monitoring (RCM).” [Online]. Available: <https://esl-emobility.com/en/walli-light-pro-electric-car-charging-station-wallbox-with-fixed-type-2-charging-cable-11kw-16a-3-phase-energy-meter.html>. [Accessed: 03-Apr-2020].
- [9] C. 64, “GUIA TÉCNICO DAS INSTALAÇÕES ELÉTRICAS PARA A

- ALIMENTAÇÃO DE VEÍCULOS ELÉTRICOS,” 2015. [Online]. Available: <https://www.dgeg.gov.pt/pt/areas-setoriais/energia/energia-eletrica/comissoes-tecnicas/cte-64/>. [Accessed: 29-Nov-2019].
- [10] “EV CHARGING SOLUTION AC Charger / AC MAX Compact and Powerful - Adaptability,” 2020. [Online]. Available: <https://www.deltaww.com/Products/CategoryListT1.aspx?CID=08&PID=4863&hl=en-US&Name=AC+MAX>.
- [11] ABB Inc., “Electric Vehicle Charging Infrastructure Terra SC, single outlet DC fast charging station,” 2013. [Online]. Available: [http://www05.abb.com/global/scot/scot344.nsf/veritydisplay/3de953df23d8507485257b4900568eeb/\\$file/4EVC200701-LFUS-NA-RevB_TerraSC-WEB.pdf](http://www05.abb.com/global/scot/scot344.nsf/veritydisplay/3de953df23d8507485257b4900568eeb/$file/4EVC200701-LFUS-NA-RevB_TerraSC-WEB.pdf).
- [12] T. Terra, E. M. C. Class, A. Terra, and C. Services, “Electric Vehicle Infrastructure Terra 54 and Terra 54HV.” [Online]. Available: https://library.e.abb.com/public/c16b9d2a9431491197f51115b93aa251/Terra54HV_UL_Data-Sheet_R1.pdf.
- [13] Efacec, “Quick CHarge Station QC45.” [Online]. Available: <http://efacec.com>.
- [14] Tritium, “50kW DC Fast Charger.” [Online]. Available: <https://assets-us-01.kc-usercontent.com/7de23642-b81e-4adc-808b-d48012b8c326/dbb933d3-5ada-4956-a7d8-dd6d0605aa56/Veefil-RT brochure ROW version email.pdf>.
- [15] “INFOGRAPHIC | Terra High Power Gen II Charger.” [Online]. Available: https://library.e.abb.com/public/822fab7aad9842af9b866e75454c3a67/ABB_Infographic_Terra High Power Gen II_Screen.pdf.
- [16] Efacec, “Datasheet-Ultra Fast Charge Station Product description,” 2019. [Online]. Available: www.efacec.com.
- [17] H. Alpitronic, “Hypercharger 150kW.” [Online]. Available: https://www.hypercharger.it/wp-content/uploads/2018/06/HYC_075_150_produktbrief_v20180513.pdf.
- [18] BIS Research, “Electric Vehicle Fast Charging System Market | Industry Report 2029

- | BIS Research.” [Online]. Available: <https://bisresearch.com/industry-report/electric-vehicle-fast-charging-system-market.html>. [Accessed: 07-Apr-2020].
- [19] “Electric vehicle and charging station markets booming | 2019-09-18 | Autonomous Vehicle Technology.” [Online]. Available: <https://www.autonomousvehicletech.com/articles/2004-electric-vehicle-and-charging-station-markets-booming>. [Accessed: 07-May-2020].
- [20] “ABB Portugal.” [Online]. Available: <https://new.abb.com/pt>. [Accessed: 13-Apr-2020].
- [21] P. L. E. Aflet, “Electric Vehicle Infrastructure Terra HP high power charging,” 2017. [Online]. Available: <https://search-ext.abb.com/library/Download.aspx?DocumentID=9AKK107045A4928&LanguageCode=en&DocumentPartId=&Action=Launch>.
- [22] “Welcome to Delta Group.” [Online]. Available: <http://www.deltaww.com/>. [Accessed: 17-Apr-2020].
- [23] “Products - EV Charging - Delta Group.” [Online]. Available: <http://www.deltaww.com/Products/CategoryListT1.aspx?CID=08&PID=ALL&hl=en-US>. [Accessed: 17-Apr-2020].
- [24] “Ultra Fast Charger Datasheet.” [Online]. Available: https://electricmobility.efacec.com/wp-content/uploads/2018/03/CS332I1606F1_HV.pdf.
- [25] “Efacec.” [Online]. Available: <https://www.efacec.pt/>. [Accessed: 20-Apr-2020].
- [26] “Efacec Electric Mobility | Electric Vehicle Charging Solutions.” [Online]. Available: <https://electricmobility.efacec.com/>. [Accessed: 21-Apr-2020].
- [27] “Efacec vai fornecer carregadores para carros elétricos nos EUA - DN.” [Online]. Available: <https://www.dn.pt/lusa/efacec-vai-fornecer-carregadores-para-carros-eletricos-nos-eua-9269407.html>. [Accessed: 21-Apr-2020].
- [28] “alpitronic | electronics development | Bolzano | Italy.” [Online]. Available: <http://www.alpitronic.it/en/>. [Accessed: 22-Apr-2020].

- [29] “Products - hypercharger.” [Online]. Available: <https://www.hypercharger.it/products/>. [Accessed: 22-Apr-2020].
- [30] H. Alpitronic, “Hypercharger 225 e 300.” [Online]. Available: https://www.hypercharger.it/wp-content/uploads/2018/01/HYC_225_300_produktbrief_v20180117.pdf.
- [31] “Home - Tritium | Offering Energy Freedom.” [Online]. Available: <https://www.tritium.com.au/>. [Accessed: 28-Apr-2020].
- [32] “Veefil - 50 kW DV Fast Charger,” 2018. [Online]. Available: https://assets-us-01.kc-usercontent.com/7de23642-b81e-4adc-808b-d48012b8c326/dbb933d3-5ada-4956-a7d8-dd6d0605aa56/Veefil-RT_brochure_ROW_version_email.pdf. [Accessed: 29-Jan-2020].
- [33] I. Batarseh and A. Harb, *Power Electronics: Circuit analysis and design*. 2017.
- [34] M. Alharbi, M. Dahidah, V. Pickert, and J. Yu, “Comparison of SiC-based DC-DC modular converters for EV fast DC chargers,” *Proc. IEEE Int. Conf. Ind. Technol.*, vol. 2019-Janua, pp. 1681–1688, 2019.
- [35] O. Veneri, *Technologies and applications for smart charging of electric and plug-in hybrid vehicles*. 2016.
- [36] R. Antão, T. Gonçalves, and R. E. Martins, “Modular design of DC-DC converters for EV battery fast-charging,” 2013.
- [37] R. Zgheib, I. Kamwa, and K. Al-Haddad, “Comparison between isolated and non-isolated DC/DC converters for bidirectional EV chargers,” *Proc. IEEE Int. Conf. Ind. Technol.*, pp. 515–520, 2017.
- [38] C. Capasso, S. Riviera, S. Kouro, and O. Veneri, “Charging Architectures Integrated with Distributed Energy Resources for Sustainable Mobility,” The Author(s), 2017.
- [39] P. Analysis, “Design Considerations for fast DC Chargers Targeting Design Considerations for fast DC Chargers Targeting 350 Kilowatt,” no. 2, 2019.
- [40] J. W. Kolar *et al.*, “VIENNA Rectifier & Beyond,” 2018. [Online]. Available:

www.pes.ee.ethz.ch.

- [41] S. Chakraborty, H. N. Vu, M. M. Hasan, D. D. Tran, M. El Baghdadi, and O. Hegazy, “DC-DC converter topologies for electric vehicles, plug-in hybrid electric vehicles and fast charging stations: State of the art and future trends,” 2019.
- [42] “650 V CoolMOS™ CFD7A for on-board chargers and DC-DC converters,” 2020. [Online]. Available: https://www.infineon.com/dgdl/Infineon-MOSFET_CoolMOS_CFD7A_650V-ApplicationNotes-v02_00-EN.pdf?fileId=5546d462712ef9b70171820c6e011ac4.
- [43] W. Lee, J. Kim, J. Lee, and I. Lee, “Design of an Isolated DC / DC Topology With High Efficiency of Over 97 % for EV Fast Chargers,” vol. 68, no. 12, pp. 11725–11737, 2019.
- [44] N. Hassanzadeh, F. Yazdani, S. Haghbin, and T. Thiringer, “Design of a 50 kW phase-shifted full-bridge converter used for fast charging applications,” 2018.
- [45] C. Gillmor and M. O. Loughlin, “Comparison of PSFB and FB-LLC for high power DC/DC conversion High,” *Texas Instruments*. [Online]. Available: https://training.ti.com/sites/default/files/comparison_of_psfb_and_fb-llc_for_high_power_dc_dc_conversion_detroit_tech_day_v4_9_17_18.pdf.
- [46] S. Dusmez, A. Cook, and A. Khaligh, “Comprehensive analysis of high quality power converters for level 3 off-board chargers,” *2011 IEEE Veh. Power Propuls. Conf. VPPC 2011*, no. September 2011, 2011.
- [47] “AND9408 - Basic Principles of LLC Resonant Half Bridge Converter.” [Online]. Available: www.onsemi.com. [Accessed: 18-Mar-2020].
- [48] I. Technologies, “Resonant LLC Converter: Operation and Design,” *Appl. Note, AN2012-09*, vol. 1.0, no. September, pp. 1–19, 2012.
- [49] F. Di Domenico, S. Raghunath, and I. Technologies, “Implementing Fast DC BEV Chargers Up to 150 kW,” 2019.
- [50] K. P. Panda and S. Rout, “A Cost-Effective Design and Analysis of Full Bridge LLC Resonant Converter,” 2016.

- [51] K. R. Ryu, W. M. Kim, and J. Du La, "A study on phase shift full bridge zero-voltage-switching PWM converter," *2017 20th Int. Conf. Electr. Mach. Syst. ICEMS 2017*, pp. 1–4, 2017.
- [52] M. USLU, "ANALYSIS, DESIGN, AND IMPLEMENTATION OF A 5 KW ZERO VOLTAGE SWITCHING PHASE-SHIFTED FULL-BRIDGE DC/DC CONVERTER BASED POWER SUPPLY FOR ARC WELDING MACHINES," 2006.
- [53] Texas Instruments, "System Description Bi-Directional, Dual Active Bridge Reference Design for Level 3 Electric Vehicle Charging Stations," 2019.
- [54] B. M. Kumar, A. Kumar, A. H. Bhat, and P. Agarwal, "Comparative study of dual active bridge isolated DC to DC converter with single phase shift and dual phase shift control techniques," 2018.
- [55] W. W. A. G. Silva, P. F. Donoso-Garcia, S. I. Seleme, T. R. Oliveira, C. H. G. Santos, and A. S. Bolzon, "Study of the application of bidirectional dual active bridge converters in dc nanogrid energy storage systems," *2013 Brazilian Power Electron. Conf. COBEP 2013 - Proc.*, no. July 2015, pp. 609–614, 2013.
- [56] A. Luís Kirsten, F. Gabriel Carloto, T. Hentschke de Oliveira, J. Gilberto Pinheiro Roncalio, and M. Antônio Dalla Costa, "Phase-shift Design Methodology For The Dab Converter," 2014.
- [57] A. R. Alonso, J. Sebastian, D. G. Lamar, M. M. Hernando, and A. Vazquez, "An overall study of a Dual Active Bridge for bidirectional DC/DC conversion," *2010 IEEE Energy Convers. Congr. Expo. ECCE 2010 - Proc.*, pp. 1129–1135, 2010.
- [58] V. Steub, "Study of Modulation Schemes for the Dual-Active-Bridge Converter in a Grid-Connected Photovoltaic Park," 2018.
- [59] G. Barone *et al.*, "A dual active bridge dc-dc converter for application in a smart user network," *2014 Australas. Univ. Power Eng. Conf. AUPEC 2014 - Proc.*, no. October, pp. 1–5, 2014.
- [60] Z. Farooq and N. Ullah, "Single-phase shift control for dual active bridge using

- adaptive PI control technique,” *Int. J. Power Energy Syst.*, vol. 39, no. 3, pp. 148–155, 2019.
- [61] F. Jauch and J. Biela, “Generalized modeling and optimization of a bidirectional dual active bridge DC-DC converter including frequency variation,” *IEEE J. Ind. Appl.*, vol. 4, no. 5, pp. 593–601, 2015.
- [62] R. Nowakowski and B. King, “Challenges of designing high-frequency, high-input-voltage DC/DC converters Selecting the inductor and capacitor.”
- [63] “IGBTs – Insulated Gate Bipolar Transistors - Infineon Technologies.” [Online]. Available: <https://www.infineon.com/cms/en/product/power/igbt/>. [Accessed: 16-Sep-2020].
- [64] SEMIKRON, “Application Manual Power Semiconductors,” *Semikron*, 2015. [Online]. Available: <http://ieeexplore.ieee.org/document/5560803/>.
- [65] “IGBT Technologies and Applications Overview: How and When to Use an IGBT,” 2018. [Online]. Available: www.onsemi.com. [Accessed: 16-Sep-2020].
- [66] J. Hua, “Output Noise Filtering for DC/DC Power Modules Application Report Output Noise Filtering for DC/DC Power Modules,” 2019.
- [67] J. Rąbkowski, D. Pefitsis, and H. P. Nee, “Silicon carbide power transistors: A new era in power electronics is initiated,” 2012.
- [68] “Wide Bandgap Semiconductors (SiC/GaN) - Infineon Technologies.” [Online]. Available: <https://www.infineon.com/cms/en/product/power/wide-band-gap-semiconductors-sic-gan/>. [Accessed: 19-Feb-2020].
- [69] D. Graovac, M. Pürschel, and K. Andreas, “MOSFET Power Losses Calculation Using the Data- Sheet Parameters,” *Infineon Technol. AG*, no. July, pp. 1–23, 2006.
- [70] Rohm Semiconductor, “Calculation of Power Loss Synchronous Converter,” *Switching Regulator*, 2016. [Online]. Available: www.rohm.com.
- [71] B. Agrawal, M. Freindl, B. Bilgin, and A. Emadi, “Estimating switching losses for SiC MOSFETs with non-flat miller plateau region,” in *Conference Proceedings -*

- IEEE Applied Power Electronics Conference and Exposition - APEC*, 2017, pp. 2664–2670.
- [72] R. Molina Llorente, *Practical Control of Electric Machines*. Cham: Springer International Publishing, 2020.
- [73] “Calculation of Power Loss (Synchronous),” 2016. [Online]. Available: www.rohm.com. [Accessed: 06-Oct-2020].
- [74] Z. John Shen, Y. Xiong, X. Cheng, Y. Fu, and P. Kumar, “Power MOSFET switching loss analysis: A new insight,” in *Conference Record - IAS Annual Meeting (IEEE Industry Applications Society)*, 2006, vol. 3, pp. 1438–1442.
- [75] M. Melito, A. Gaito, and G. Sorrentino, “AN4783 Application note Thermal effects and junction temperature evaluation of Power MOSFETs,” 2015.
- [76] Rohm, “What is a Thermal Model? - Application Note,” 2019.
- [77] C. Calderon *et al.*, “General analysis of switching modes in a dual active bridge with triple phase shift modulation,” *Energies*, vol. 11, no. 9, 2018.
- [78] C. Song, A. Chen, Y. Pan, C. Du, and C. Zhang, “Modeling and optimization of dual active bridge DC-DC converter with dead-time effect under triple-phase-shift control,” *Energies*, vol. 12, no. 6, pp. 1–24, 2019.
- [79] A. Namadmalan, K. Rouzbehi, J. M. Escaño, and C. Bordons, “Dual-active bridge series resonant electric vehicle charger: A self-tuning method,” 2020.
- [80] K. D. Hoang and J. Wang, “Design optimization of high frequency transformer for dual active bridge DC-DC converter,” 2012.

Anexos

Anexo A. Modulação por Phase-Shift

O presente anexo tem como objetivo ser uma nota explicativa do modelo de controlo em malha aberta utilizado para a criação dos sinais PWM aplicados aos interruptores do conversor DAB (Figura A.1), com recurso ao *software* de simulação *PLECS*. De uma forma genérica, o bloco de controlo desenvolvido permite que através de um ângulo de entrada (c) sejam criadas duas formas de ondas quadradas (V_p e V_s) desfasadas de φ e, conseqüentemente, aos terminais de L_K seja aplicada uma diferença de potencial V_{LK} que fará com que uma corrente i_{LK} flua entre as pontes do conversor e, conseqüentemente, exista trânsito de potência. Este bloco pode ser dividido em três subsistemas, dispostas hierarquicamente (Figura A.2): o ângulo de entrada do sistema (c), o modulador de ondas PWM por *phase shift* e a *gate* dos sinais aplicados a cada ponte H.

O bloco c corresponde a uma variável numérica, expressa em p.u., e está definida no intervalo $[-1,1]$. Esta variável relaciona o φ aplicado aos sinais dos interruptores de cada ponte H e o período de comutação dos interruptores (Intervalo I e II), e pode ser calculada através da seguinte expressão:




Figura A.1– Modelo conversor DC/DC DAB




Figura A.2 – Modelo do controlador em malha aberta

$$c = \frac{\varphi}{\pi}, \quad \forall \varphi \in -\pi < \varphi < \pi \quad (\text{A. 1})$$




Figura A.3 – Phase-Shift PWM

O segundo subsistema é o modulador de ondas por *phase shift* (Figura A.3), e tem como finalidade criar dois sinais PWM (com $D=0.5$) desfasados de φ , a partir da entrada α . As formas de onda criadas (G_{pri} e G_{sec}) são a saída deste subsistema e correspondem aos sinais que são aplicadas aos interruptores $S_{1,4}$ e $S_{5,8}$. O primeiro bloco é denominado por *Saturation* e funciona como um limitador da variável de entrada, isto é, o valor que a variável c poderá assumir na entrada é restringida por um limite inferior e superior, definido pelo intervalo $[-1,1]$. A jusante do limitador, foi acrescentado um bloco de ganho ($K=0.25$) que multiplica o valor da entrada (c) com uma constante K e pretende limitar a variação do valor da entrada do sistema.

Posteriormente, a geração dos sinais PWM está dividida em duas partes: os sinais aplicados aos interruptores do primário (G_{pri}) e do secundário (G_{sec}). Em ambos os casos, a metodologia é idêntica, a principal diferença reside no tipo de operação que é realizada (subtração ou soma) com a constante definida como 0.5, o que resulta nas constantes a e b , respetivamente. Esta particularidade permite que o movimento de translação no eixo dos yy das ondas triangulares que resultam da diferença entre as ondas portadoras *On carrier* e *Off Carrier* e as constantes a e b , sejam definidas em intervalos diferente, o que provoca o atraso dos sinais da G_{pri} em relação aos da G_{sec} , ou vice-versa. As ondas triangulares

moduladoras possuem uma magnitude que varia entre 0 e 1, a frequência do sinal é igual à frequência de comutação dos interruptores ($f_s=10$ kHz) e têm *duty cycle* de 1 p.u. A única diferença é a entrada em condução da *Off Carrier* que é antecipada em $0.5/f_s$ segundos, em relação à *On carrier*. Depois, o bloco *Hit Crossing* altera a sua saída digital quando a onda triangular resultante atinge o valor de referência, definido como 0. Quando a onda atingir o valor de referência, este bloco gera uma variável binária de nível alto (1), caso contrário mantém-se no nível baixo (0). Para o caso da onda resultante da diferença entre a onda portadora *On carrier* e a variável a (G_pri), quando esta atinge o valor de referência, o nível lógico à saída do flip flop (S) passa de 0 para 1. Por outro lado, quando a onda resultante da diferença entre a onda portadora *Off carrier* e a variável a atingir o valor de referência, o nível lógico à saída do flip flop (R) passa de 0 para 1.

Para os sinais gerados à saída do flip flop SR (G_sec) o princípio mantém-se, com a exceção da variável b , como foi referido anteriormente. De acordo com os estados do flip flop SR (Tabela A.1), os sinais PWM gerados nas saídas Q (G_pri) e Q (G_sec), onde $\alpha=0.5$ ($\varphi=\pi/2$) e $f=10$ kHz, como mostra a Figura A.4 e Figura A.5.

S	R	Q_{t+1}
0	0	Q_t
0	1	0
1	0	1
1	1	–

Tabela A.1 - Transição de estados Flip Flop – SR

Por último, o bloco da *gate* é responsável por aplicar os sinais PWM aos interruptores de cada ponte Figura A.6. Este bloco aplica os sinais gerados nas saídas Q (G_pri) e Q (G_sec) com um *dead time* aos interruptores $S_{1,4}$ e $S_{5,8}$, respetivamente. No caso dos sinais aplicados aos interruptores $S_{2,3}$ e $S_{6,7}$, como estes são complementares dos sinais $S_{1,4}$ e $S_{5,8}$, respetivamente, os sinais aplicados a estes interruptores correspondem aos sinais Q (G_pri) e Q (G_sec) negados, como mostra a Figura A.7 e Figura A.8.




Figura A.4 – Modelação PWM dos sinais aplicados a $S_{1,4}$




Figura A.5 – Modelação PWM dos sinais aplicados a $S_{5,8}$




Figura A.6 – Sinais PWM aplicados aos interruptores do conversor DAB




Figura A.7 – *Gate signals*: Interruptores da ponte H_1




Figura A.8 – *Gate signals*: Interruptores da ponte H_2

Anexo B. Scripts – Curvas Características do conversor DAB

A Figura B. 1 ilustra o código desenvolvido que calcula e elabora as curvas que relacionam a $i_{LK_{RMS}}$, $i_{p_{RMS}}$ e $i_{s_{RMS}}$ em função de φ e V_o .

```

clear all
clc

vi=700; %Tensão DC entrada (V)
vo_vec=[150 200 333.3 500 700 1000]; % Tensão DC saída (V)
n=1; %Razão de transformação (Np/Ns)
x=(-pi/2:pi/50:pi/2) %Phi (Radianos)

fs=10000; % Frequência de comutação (Hz)
Ts=1/fs;
L=2.77e-05; %Indutância de fugas (H)

for i=1:length(vo_vec)
    vo=vo_vec(i)
    for j=1:length(x)

        phi=x(j)
        d=abs(phi/pi);
        ilk_phi=((vi*(2*d-1))+n*vo)/(4*L*fs);
        ilk_half=(vi+n*vo*(2*d-1))/(4*L*fs);
        ir=ilk_half-ilk_phi;
        tb=(vi+n*vo*(2*d-1))/(4*fs*(vi+n*vo));

        ilk_rms=sqrt(2/Ts*((ilk_phi^2)/3)*((d*Ts)/2)tb)+
        +((Ts/2)-(d*Ts/2))*ilk_phi^2+((ir^2)/3)+
        (ilk_phi*ir)+(ilk_half^2)*tb)/3)% Corrente eficaz na bobine
        %Como n=1, então ilk_rms = Ii_rms = Io_rms

        ilk_matrix(i,j)=(ilk_rms)
        phi_matriz(i,j)=phi

    end
end

phi_vector=phi_matriz(1,:)
plot(phi_vector,(ilk_matrix'))

```

Figura B. 1- Script do código em MATLAB ($i_{LK_{RMS}} = i_{p_{RMS}} = i_{s_{RMS}} = f(\varphi, V_o)$)

A Figura B. 2 ilustra o código desenvolvido que calcula e elabora as curvas que relacionam a \bar{I}_i em função de φ e V_o .

```

clear all
clc
syms ilk_rms ilk_phi ilk_half

vi=700; %Tensão entrada
vo_vec=[150 200 333.3 500 700 1000]; % Tensão saída
n=1; %Razão de transformação
x=(-pi/2:pi/20:pi/2);

fs=10000; % Frequência de comutação
Ts=1/fs;
L=2.77e-05; %Indutância de Fugas

for i=1:length(vo_vec)
    vo=vo_vec(i)

    for j=1:length(x)
        phi=x(j)
        iin=(n*vo*phi*(pi-abs(phi)))/(2*pi*pi*fs*L)
        i_in_matrix(i,j)=iin
        phi_matriz(i,j)=phi
    end

end

phi_vector=phi_matriz(1,:)
plot(phi_vector,i_out_matrix')

```

Figura B. 2- *Script* do código em MATLAB ($I_i = f(\varphi, V_o)$)

A Figura B. 3 ilustra o código desenvolvido que calcula e elabora as curvas que relacionam a \bar{I}_o em função de φ .

```

clear all
clc
syms ilk_rms ilk_phi ilk_half

vi=700; %Tensão entrada
vo_vec=[150 200 333.3 500 700 1000]; % Tensão saída
n=1; %Razão de transformação
x=(-pi/2:pi/20:pi/2);

fs=10000; % Frequência de comutação
Ts=1/fs;
L=2.77e-05; %Indutância de Fugas

for i=1:length(vo_vec)
    vo=vo_vec(i)

    for j=1:length(x)
        phi=x(j)
        iin=(n*vo*phi*(pi-abs(phi)))/(2*pi*pi*fs*L)
        iout=(vi/vo)*iin
        i_out_matrix(i,j)=iout
        phi_matriz(i,j)=phi
    end

end

phi_vector=phi_matriz(1,:)
plot(phi_vector,i_out_matrix')

```

Figura B. 3 - *Script* do código em MATLAB ($I_o = f(\varphi)$)

Anexo C. Análise comparativa entre SiC MOSFET e IGBT

Esta análise comparativa tem como propósito fundamentar a escolha da tecnologia de semicondutor a integrar no modelo do conversor DAB. Para tal, foram escolhidos dois semicondutores (IGBT – FF400R12KT3 e MOSFET – WAB400M12BM3) cujas características principais (I_{DS} e V_{DS}) são iguais a 400 A e 1200 V, respetivamente. A simulação realizada teve como objetivo avaliar a eficiência de conversão (que está relacionada com a quantidade de perdas de comutação e condução) e o desempenho térmico dos semicondutores, para as mesmas condições elétricas: $f_s=10\text{kHz}$, $V_i=700\text{V}$, $\bar{I}_o=300\text{A}$ e $R_{th}=0.05\text{ }^\circ\text{C/W}$. As Figura C. 1 e Figura C. 2, mostram os circuitos modelizados no PLECS e a respetiva metodologia de estimação de perdas dos semicondutores.

Os resultados obtidos na simulação demonstram que, para as condições elétricas especificadas, as perdas totais no circuito com MOSFET são inferiores e a eficiência alcançada, de aproximadamente 99.6%, é substancialmente superior à alcançada pelo circuito que utilizada IGBT, cuja eficiência é aproximadamente igual a 93%.

A segunda consideração é o comportamento térmico, que está diretamente relacionado com as perdas nos semicondutores. Em ambos os casos, a temperatura máxima que a junção dos semicondutores pode atingir é de $175\text{ }^\circ\text{C}$, porém, no modelo com IGBT, a temperatura de estabilização nos semicondutores foi de aproximadamente $880\text{ }^\circ\text{C}$, e $430\text{ }^\circ\text{C}$ para o diódo e para o dissipador de calor, como mostra a Figura C. 3.




Figura C. 1 - Simulação do módulo IGBT(FF400R12KT3) e metodologia utilizada para a estimação de perdas




Figura C. 2 - Simulação do módulo MOSFET (WAB400M12BM3) e metodologia utilizada para a estimativa de perdas

Os valores obtidos são excessivamente elevados e impraticáveis. Na prática, se isto se verificasse, poderia causar a destruição ou danos irreversíveis nos semicondutores. Por outro lado, no modelo com MOSFET, a temperatura de estabilização da junção dos semicondutores foi de aproximadamente 138 ° C, e 80 °C para o *body diode* e para o dissipador de calor, como mostra a Figura C. 4.




Figura C. 3 – Curvas da evolução da temperatura do IGBT, diodo e dissipador de calor




Figura C. 4 - Curvas da evolução da temperatura do MOSFET, díodo e dissipador de calor

Anexo D. Fichas técnicas dos módulos SiC MOSFET de LV e HV

LV SiC MOSFET – CAB400M12XM3 Half Bridge



CAB400M12XM3
1200 V, 400 A All-Silicon Carbide
Switching-Loss Optimized, Half-Bridge Module

V_{DS}	1200 V
I_{DS}	400 A


Technical Features

- High Power Density Footprint
- High Junction Temperature (175 °C) Operation
- Low Inductance (6.7 nH) Design
- Implements Third Generation SiC MOSFET Technology Optimized for Low Switching Loss
- Silicon Nitride Insulator and Copper Baseplate

Package 80 x 53 x 19 mm

Applications

- Motor & Traction Drives
- Vehicle Fast Chargers
- Uninterruptable Power Supplies
- Smart-Grid / Grid-Tied Distributed Generation



System Benefits

- Terminal layout allows for direct bus bar connection without bends or bushings enabling a simple, low inductance design.
- Isolated integrated temperature sensing enables high-level temperature protection.
- Dedicated drain Kelvin pin enables direct voltage sensing for gate driver overcurrent protection.

Key Parameters ($T_c = 25^\circ\text{C}$ unless otherwise specified)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions	Note
$V_{DS\max}$	Drain-Source Voltage			1200	V		
$V_{GS\max}$	Gate-Source Voltage, Maximum Value	-4		+19		AC frequency ≥ 1 Hz	Note 1
$V_{GS\text{op}}$	Gate-Source Voltage, Recommended Operating Value	-4		+15		Static	
I_{DS}	DC Continuous Drain Current		395		A	$V_{GS} = 15\text{ V}, T_c = 25^\circ\text{C}, T_{vj} \leq 175^\circ\text{C}$	Fig. 20
			298			$V_{GS} = 15\text{ V}, T_c = 90^\circ\text{C}, T_{vj} \leq 175^\circ\text{C}$	Note 2
I_{SD}	DC Source-Drain Current		395			$V_{GS} = 15\text{ V}, T_c = 25^\circ\text{C}, T_{vj} \leq 175^\circ\text{C}$	
$I_{SD\text{BD}}$	DC Source-Drain Current (Body Diode)		220			$V_{GS} = -4\text{ V}, T_c = 25^\circ\text{C}, T_{vj} \leq 175^\circ\text{C}$	
$I_{DS\text{pulsed}}$	Maximum Pulsed Drain-Source Current			800		$t_{p\max}$ limited by $T_{j\max}$ $V_{GS} = 15\text{ V}, T_c = 25^\circ\text{C}$	
$I_{SD\text{pulsed}}$	Maximum Pulsed Source-Drain Current			800			
$T_{vj\text{op}}$	Maximum Virtual Junction Temperature under Switching Conditions	-40		175	$^\circ\text{C}$		

Note 1 If MOSFET body diode is not used, $V_{GS\max} = -8/+19\text{ V}$

Note 2 Assumes $R_{th,jc} = 0.15^\circ\text{C/W}$ and $R_{DSon} = 6.4\text{ m}\Omega$. Calculate $P_D = (T_{vj} - T_c) / R_{th,jc}$. Calculate $I_{D\max} = \sqrt{(P_D / R_{DSon})}$

Rev. 1, 2019-10-31 CAB400M12XM3 4600 Silicon Dr., Durham, NC 27703
 Copyright ©2019 Cree, Inc. All rights reserved. The information in this document is subject to change without notice. Cree®, the Cree logo, Wolfspeed®, and the Wolfspeed logo are registered trademarks of Cree, Inc.



Figura D. 1 – Ficha técnica (página 1 de 9) do semiconductor LV SiC MOSFET CAB400M12XM3

MOSFET Characteristics (Per Position) ($T_c = 25^\circ\text{C}$ unless otherwise specified)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions	Note
V_{BRDSS}	Drain-Source Breakdown Voltage	1200				$V_{GS} = 0\text{ V}, I_D = 400\ \mu\text{A}$	
V_{GSth}	Gate Threshold Voltage	1.8	2.5	3.6	V	$V_{DS} = V_{GS}, I_D = 92\ \text{mA}$	
			2.0			$V_{DS} = V_{GS}, I_D = 92\ \text{mA}, T_J = 175^\circ\text{C}$	
I_{DSS}	Zero Gate Voltage Drain Current		4	130	μA	$V_{GS} = 0\ \text{V}, V_{DS} = 1200\ \text{V}$	
I_{GSS}	Gate-Source Leakage Current		0.04	1.0		$V_{GS} = 15\ \text{V}, V_{DS} = 0\ \text{V}$	
R_{DSon}	Drain-Source On-State Resistance (Devices Only)		4.0	5.3	$\text{m}\Omega$	$V_{GS} = 15\ \text{V}, I_D = 400\ \text{A}$	Fig. 2
			6.4			$V_{GS} = 15\ \text{V}, I_D = 400\ \text{A}, T_J = 175^\circ\text{C}$	Fig. 3
g_{fs}	Transconductance		278		S	$V_{DS} = 20\ \text{V}, I_{DS} = 400\ \text{A}$	Fig. 4
			260			$V_{DS} = 20\ \text{V}, I_{DS} = 400\ \text{A}, T_J = 175^\circ\text{C}$	
E_{on}	Turn-On Switching Energy, $T_J = 25^\circ\text{C}$ $T_J = 125^\circ\text{C}$ $T_J = 175^\circ\text{C}$		4.1 5.0 5.6		mJ	$V_{DS} = 600\ \text{V},$ $I_D = 400\ \text{A},$ $V_{GS} = -4\ \text{V}/15\ \text{V},$ $R_{G(ext)} = 0.0\ \Omega,$ $L = 13.6\ \mu\text{H}$	Fig. 11 Fig. 13
E_{off}	Turn-Off Switching Energy, $T_J = 25^\circ\text{C}$ $T_J = 125^\circ\text{C}$ $T_J = 175^\circ\text{C}$		3.9 4.2 4.1				
R_{Gint}	Internal Gate Resistance		1.4		Ω		
C_{iss}	Input Capacitance		24.5		nF	$V_{GS} = 0\ \text{V}, V_{DS} = 800\ \text{V},$ $V_{AC} = 25\ \text{mV}, f = 100\ \text{kHz}$	Fig. 9
C_{oss}	Output Capacitance		1.0				
C_{rss}	Reverse Transfer Capacitance		50		pF		
Q_{GS}	Gate to Source Charge		256		nC	$V_{DS} = 800\ \text{V}, V_{GS} = -4\ \text{V}/15\ \text{V}$ $I_D = 400\ \text{A}$ Per IEC60747-8-4 pg. 21	
Q_{GD}	Gate to Drain Charge		308				
Q_G	Total Gate Charge		908				
R_{THJC}	FET Thermal Resistance, Junction to Case		0.15	0.16	$^\circ\text{C}/\text{W}$		Fig. 17

Body Diode Characteristics (Per Position) ($T_c = 25^\circ\text{C}$ unless otherwise specified)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions	Note
V_{SD}	Body Diode Forward Voltage		6.0		V	$V_{GS} = -4\ \text{V}, I_{SD} = 400\ \text{A}$	Fig. 7
			5.3			$V_{GS} = -4\ \text{V}, I_{SD} = 400\ \text{A}, T_J = 175^\circ\text{C}$	
t_{RR}	Reverse Recovery Time		44		ns	$V_{GS} = -4\ \text{V}, I_{SD} = 400\ \text{A}, V_R = 600\ \text{V}$ $di/dt = 13\ \text{A}/\text{ns}, T_J = 175^\circ\text{C}$	
Q_{RR}	Reverse Recovery Charge		6.5		μC		
I_{RR}	Peak Reverse Recovery Current		218		A		
E_{RR}	Reverse Recovery Energy, $T_J = 25^\circ\text{C}$ $T_J = 125^\circ\text{C}$ $T_J = 175^\circ\text{C}$		0.3 1.0 1.9		mJ	$V_{DS} = 600\ \text{V}, I_D = 400\ \text{A},$ $V_{GS} = -4\ \text{V}/15\ \text{V}, R_{G(ext)} = 0.0\ \Omega,$ $L = 13.6\ \mu\text{H}$	Fig. 14



Figura D. 2 - Ficha técnica (página 2 de 9) do semicondutor LV SiC MOSFET CAB400M12XM3

Temperature Sensor (NTC) Characteristics

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
R ₂₅	Rated Resistance		4.7		kΩ	T _{NTC} = 25 °C
ΔR/R	Tolerance of R ₂₅			±1	%	
P ₂₅	Maximum Power Dissipation			50	mW	

Steinhart-Hart Modified Coefficients for R/T Computation: $\frac{1}{T} = A + B \times \ln\left(\frac{R}{R_{25}}\right) + C \times \ln^2\left(\frac{R}{R_{25}}\right) + D \times \ln^3\left(\frac{R}{R_{25}}\right)$

	A	B	C	D
T _{NTC} < 25 °C	3.3540E-03	3.0013E-04	5.0852E-06	2.1877E-07
T _{NTC} ≥ 25 °C	3.3540E-03	3.0013E-04	5.0852E-06	2.1877E-07

Module Physical Characteristics

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
R ₃₋₁	Package Resistance, M1		0.72		mΩ	T _c = 125 °C, Note 3 & 4
R ₁₋₂	Package Resistance, M2		0.63			T _c = 125 °C, Note 3 & 4
L _{stray}	Stray Inductance		6.7		nH	Between Terminals 2 and 3
T _c	Case Temperature	-40		125	°C	
W	Weight		175		g	
M _s	Mounting Torque	2.0	3.0	4.0	N-m	Baseplate, M4 bolts
		2.0	4.0	5.0		Power Terminals, M5 bolts
V _{isol}	Case Isolation Voltage	4.0			kV	AC, 50 Hz, 1 min
CTI	Comparative Tracking Index	600				
	Clearance Distance	12.5			mm	From 2 to 3, Note 4
		11.5				From 1 to Baseplate, Note 4
		5.7				From 2 to 5, Note 4
		13.7				From 5 to Baseplate, Note 4
	Creepage Distance	14.7				From 2 to 3, Note 4
		14.0				From 1 to Baseplate, Note 4
		14.7				From 2 to 5, Note 4
		14.3				From 5 to Baseplate, Note 4

Note 3 Total Effective Resistance (Per Switch Position) = MOSFET R_{DS(on)} + Switch Position Package Resistance.

Note 4 Numbers reference the connections from the Schematic and Package Dimensions sections of this document.



Figura D. 3 - Ficha técnica (página 3 de 9) do semicondutor LV SiC MOSFET CAB400M12XM3

Typical Performance




Figure 1. Output Characteristics for Various Junction Temperatures




Figure 2. Normalized On-State Resistance vs. Drain Current for Various Junction Temperatures




Figure 3. Normalized On-State Resistance vs. Junction Temperature




Figure 4. Transfer Characteristic for Various Junction Temperatures




Figure 5. 3rd Quadrant Characteristic vs. Junction Temperatures at $V_{GS} = 15\text{ V}$




Figure 6. 3rd Quadrant Characteristic vs. Junction Temperatures at $V_{GS} = 0\text{ V}$ (Body Diode)

Rev. -, 2019-10-31 CAB400M12XM3 4600 Silicon Dr., Durham, NC 27703
 Copyright ©2019 Cree, Inc. All rights reserved. The information in this document is subject to change without notice. Cree®, the Cree logo, Wolfspeed®, and the Wolfspeed logo are registered trademarks of Cree, Inc.

4



Figura D. 4 - Ficha técnica (página 4 de 9) do semicondutor LV SiC MOSFET CAB400M12XM3

Typical Performance




Figure 7. 3rd Quadrant Characteristic vs. Junction Temperatures at $V_{GS} = -4\text{ V}$ (Body Diode)




Figure 8. Typical Capacitances vs. Drain to Source Voltage (0 - 200V)




Figure 9. Typical Capacitances vs. Drain to Source Voltage (0 - 1200V)




Figure 10. Threshold Voltage vs. Junction Temperature




Figure 11. Switching Energy vs. Drain Current ($V_{DS} = 600\text{ V}$)




Figure 12. Switching Energy vs. Drain Current ($V_{DS} = 800\text{ V}$)

Rev. -, 2019-10-31 CAB400M12XM3 4600 Silicon Dr., Durham, NC 27703
 Copyright ©2019 Cree, Inc. All rights reserved. The information in this document is subject to change without notice. Cree®, the Cree logo, Wolfspeed®, and the Wolfspeed logo are registered trademarks of Cree, Inc.



Figura D. 5 - Ficha técnica (página 5 de 9) do semiconductor LV SiC MOSFET CAB400M12XM3

Typical Performance




Figure 13. MOSFET Switching Energy vs. Junction Temperature




Figure 14. Reverse Recovery Energy vs. Junction Temperature




Figure 15. MOSFET Switching Energy vs. External Gate Resistance




Figure 16. Reverse Recovery Energy vs. External Gate Resistance




Figure 17. MOSFET Junction to Case Transient Thermal Impedance, $Z_{th,JC}$ ($^{\circ}C/W$)




Figure 18. Forward-Bias Safe Operating Area (FBSOA)

Rev. - , 2019-10-31 CAB400M12XM3 4600 Silicon Dr., Durham, NC 27703
 Copyright © 2019 Cree, Inc. All rights reserved. The information in this document is subject to change without notice. Cree®, the Cree logo, Wolfspeed®, and the Wolfspeed logo are registered trademarks of Cree, Inc.



Figura D. 6 - Ficha técnica (página 6 de 9) do semicondutor LV SiC MOSFET CAB400M12XM3

Typical Performance




Figure 19. Reverse-Bias Safe Operating Area (RBSOA)




Figure 20. Continuous Drain Current Derating vs. Case Temperature




Figure 21. Maximum Power Dissipation Derating vs. Case Temperature





Figure 22. Typical Output Current Capability vs. Switching Frequency (Inverter Application)




Figura D. 7 - Ficha técnica (página 7 de 9) do semiconductor LV SiC MOSFET CAB400M12XM3

Schematic and Pin Out



Package Dimension (mm)




Rev. -, 2019-10-31 CAB400M12XM3 4600 Silicon Dr., Durham, NC 27703
 Copyright ©2019 Cree, Inc. All rights reserved. The information in this document is subject to change without notice. Cree®, the Cree logo, Wolfspeed®, and the Wolfspeed logo are registered trademarks of Cree, Inc.

8



Figura D. 8 - Ficha técnica (página 8 de 9) do semicondutor LV SiC MOSFET CAB400M12XM3

Package Dimension (mm)



Supporting Links & Tools

- [CGD12HBXMP: XM3 Evaluation Gate Driver](#)
- [CGD12HB00D: Differential Transceiver Board for CGD12HBXMP](#)
- [CRD200DA12E-XM3: 200 kW Inverter Kit for Conduction-Optimized XM3 \(CPWR-AN30\)](#)
- [KIT-CRD-CIL12N-XM3: Dynamic Performance Evaluation Board for the XM3 Module \(CPWR-AN31\)](#)
- [CPWR-AN28: Module Mounting Application Note](#)
- [CPWR-AN29: Thermal Interface Material Application Note](#)

Notes

- This product has not been designed or tested for use in, and is not intended for use in, applications implanted into the human body nor in applications in which failure of the product could lead to death, personal injury or property damage, including but not limited to equipment used in the operation of nuclear facilities, life-support machines, cardiac defibrillators or similar emergency medical equipment, aircraft navigation or communication or control systems, or air traffic control systems.
- The SiC MOSFET module switches at speeds beyond what is customarily associated with IGBT-based modules. Therefore, special precautions are required to realize optimal performance. The interconnection between the gate driver and module housing needs to be as short as possible. This will afford optimal switching time and avoid the potential for device oscillation. Also, great care is required to insure minimum inductance between the module and DC link capacitors to avoid excessive VDS overshoot.



Figura D. 9 - Ficha técnica (página 9 de 9) do semiconductor LV SiC MOSFET CAB400M12XM3

HV SiC MOSFET – CAS300M17BM2 Half Bridge



CAS300M17BM2 1.7kV, 8.0 mΩ All-Silicon Carbide Half-Bridge Module C2M MOSFET and Z-Rec™ Diode

V_{DS}	1.7 kV
$E_{sw, Total} @ 300A, 150 °C$	23 mJ
$R_{DS(on)}$	8.0 mΩ

Features

- Ultra Low Loss
- High-Frequency Operation
- Zero Reverse Recovery Current from Diode
- Zero Turn-off Tail Current from MOSFET
- Normally-off, Fail-safe Device Operation
- Ease of Paralleling
- Copper Baseplate and Aluminum Nitride Insulator

System Benefits

- Enables Compact and Lightweight Systems
- High Efficiency Operation
- Mitigates Over-voltage Protection
- Reduced Thermal Requirements
- Reduced System Cost

Applications

- HF Resonant Converters/Inverters
- Solar and Wind Inverters
- UPS and SMPS
- Motor Drive
- Traction

Package 62mm x 106mm x 30mm



Part Number	Package	Marking
CAS300M17BM2	Half-Bridge Module	CAS300M17BM2

Maximum Ratings ($T_c = 25 °C$ unless otherwise specified)

Symbol	Parameter	Value	Unit	Test Conditions	Notes
V_{DSmax}	Drain - Source Voltage	1.7	kV		
V_{GSmax}	Gate - Source Voltage	-10/+25	V	Absolute maximum values	
V_{GSop}	Gate - Source Voltage	-5/20	V	Recommended operational values	
I_D	Continuous MOSFET Drain Current	325	A	$V_{GS} = 20 V, T_c = 25 °C$	Fig. 26
		225		$V_{GS} = 20 V, T_c = 90 °C$	
$I_{D(pulse)}$	Pulsed Drain Current	900	A	Pulse width t_p limited by $T_{J(max)}$	
I_F	Continuous Diode Forward Current	556	A	$V_{GS} = -5 V, T_c = 25 °C$	
		353		$V_{GS} = -5 V, T_c = 90 °C$	
T_{Jmax}	Junction Temperature	-40 to +150	°C		
T_c, T_{STG}	Case and Storage Temperature Range	-40 to +125	°C		
V_{isol}	Case Isolation Voltage	5.0	kV	AC, 50 Hz, 1 min	
L_{stray}	Stray Inductance	15	nH	Measured between terminals 2 and 3	
P_D	Power Dissipation	1760	W	$T_c = 25 °C, T_J = 150 °C$	Fig. 25

Subject to change without notice.
www.cree.com

1

Figura D. 10 - Ficha técnica (página 1 de 9) do semiconductor HV SiC MOSFET CAS300M17BM2



Electrical Characteristics ($T_c = 25^\circ\text{C}$ unless otherwise specified)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions	Note
V_{DS}	Drain - Source Blocking Voltage			1.7	kV	$V_{GS} = 0, I_D = 2\text{ mA}$	Fig. 29
$V_{GS(th)}$	Gate Threshold Voltage	1.8	2.5		V	$V_D = V_G, I_D = 15\text{ mA}$	Fig. 7
I_{DSS}	Zero Gate Voltage Drain Current		700	2000	μA	$V_{DS} = 1.7\text{ kV}, V_{GS} = 0$	
			1500	4000	μA	$V_{DS} = 1.7\text{ kV}, V_{GS} = 0, T_J = 150^\circ\text{C}$	
I_{GSS}	Gate-Source Leakage Current		1	600	nA	$V_{GS} = 25\text{ V}, V_{DS} = 0$	
$R_{DS(on)}$	On State Resistance		8.0	10	m Ω	$V_{GS} = 20\text{ V}, I_{DS} = 300\text{ A}$	Fig. 4, 5, 6
			16.2	20		$V_{GS} = 20\text{ V}, I_{DS} = 300\text{ A}, T_J = 150^\circ\text{C}$	
g_{fs}	Transconductance		133		S	$V_{DS} = 20\text{ V}, I_{DS} = 300\text{ A}$	Fig. 8
			131			$V_{DS} = 20\text{ V}, I_D = 300\text{ A}, T_J = 150^\circ\text{C}$	
C_{iss}	Input Capacitance		20		nF	$V_{DS} = 1\text{ kV}, f = 200\text{ kHz}, V_{AC} = 25\text{ mV}$	Fig. 16, 17
C_{oss}	Output Capacitance		2.5				
C_{rss}	Reverse Transfer Capacitance		0.08				
E_{on}	Turn-On Switching Energy		13.0		mJ	$V_{DD} = 900\text{ V}, V_{GS} = -5\text{V}/+20\text{V}$ $I_D = 300\text{ A}, R_{G(ext)} = 2.5\ \Omega$ Load = 77 $\mu\text{H}, T_J = 150^\circ\text{C}$ Note: IEC 60747-8-4 Definitions	Fig. 22
E_{off}	Turn-Off Switching Energy		10.0		mJ		
$R_{G(int)}$	Internal Gate Resistance		3.7		Ω	$f = 1\text{ MHz}, V_{AC} = 25\text{ mV}$	
Q_{GS}	Gate-Source Charge		273		nC	$V_{DD} = 900\text{ V}, V_{GS} = -5\text{V}/+20\text{V},$ $I_D = 300\text{ A},$ Per JEDEC24 pg 27	Fig. 15
Q_{GD}	Gate-Drain Charge		324				
Q_G	Total Gate Charge		1076				
$t_{d(on)}$	Turn-on delay time		105		ns	$V_{DD} = 900\text{V}, V_{GS} = -5\text{V}/+20\text{V},$ $I_D = 300\text{ A}, R_{G(ext)} = 2.5\ \Omega,$ Timing relative to V_{DS} Note: IEC 60747-8-4, pg 83 Inductive load	Fig. 23
t_r	Rise Time		72		ns		
$t_{d(off)}$	Turn-off delay time		211		ns		
t_f	Fall Time		56		ns		
V_{SD}	Diode Forward Voltage		1.7	2.0	V	$I_F = 300\text{ A}, V_{GS} = 0$	Fig. 10
			2.2	2.5		$I_F = 300\text{ A}, V_{GS} = 0, T_J = 150^\circ\text{C}$	Fig. 11
Q_C	Total Capacitive Charge		4.4		μC	$I_{SD} = 300\text{ A}, V_{DS} = 900\text{ V}, T_J = 25^\circ\text{C}, di_{SD}/dt = 9\text{ kA}/\mu\text{s}, V_{GS} = -5\text{ V}$	

Thermal Characteristics

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions	Note
R_{thJCM}	Thermal Resistance Junction-to-Case for MOSFET		0.067	0.071	$^\circ\text{C}/\text{W}$		Fig. 27
R_{thJCD}	Thermal Resistance Junction-to-Case for Diode		0.060	0.065			Fig. 28

Additional Module Data

Symbol	Parameter	Max.	Unit	Test Condition
W	Weight	300	g	
M	Mounting Torque	5	Nm	To heatsink and terminals
	Clearance Distance	9	mm	Terminal to terminal
	Creepage Distance	30	mm	Terminal to terminal
		40	mm	Terminal to baseplate

Figura D. 11 - Ficha técnica (página 2 de 9) do semiconductor HV SiC MOSFET CAS300M17BM2




Figure 1. Output Characteristics $T_j = -40\text{ }^\circ\text{C}$




Figure 2. Output Characteristics $T_j = 25\text{ }^\circ\text{C}$




Figure 3. Output Characteristics $T_j = 150\text{ }^\circ\text{C}$




Figure 4. Normalized On-Resistance vs. Temperature




Figure 5. On-Resistance vs. Drain Current For Various Temperatures




Figure 6. On-Resistance vs. Temperature for Various Gate-Source Voltage

Typical Performance




Figure 7. Threshold Voltage vs. Temperature




Figure 8. Transfer Characteristic for Various Junction Temperatures




Figure 9. Diode Characteristic at -40 °C




Figure 10. Diode Characteristic at 25 °C




Figure 11. Diode Characteristic at 150 °C




Figure 12. 3rd Quadrant Characteristic at -40 °C




Figure 13. 3rd Quadrant Characteristic at 25 °C




Figure 14. 3rd Quadrant Characteristic at 150 °C




Figure 15. Gate Charge Characteristics




Figure 16. Capacitances vs. Drain-Source Voltage (0 - 200 V)




Figure 17. Capacitances vs. Drain-Source Voltage (0 - 1 kV)




Figure 18. Output Capacitor Stored Energy

Typical Performance




Figure 19. Inductive Switching Energy vs. Drain Current For $V_{DS} = 900\text{ V}$, $R_G = 2.5\ \Omega$




Figure 20. Inductive Switching Energy vs. Drain Current For $V_{DS} = 1200\text{ V}$, $R_G = 2.5\ \Omega$




Figure 21. Inductive Switching Energy vs. $R_{G(\text{ext})}$




Figure 22. Inductive Switching Energy vs. Temperature




Figure 23. Timing vs. $R_{G(\text{ext})}$




Figure 24. Resistive Switching Time Description




Figure 25. Maximum Power Dissipation (MOSFET) Derating vs. Case Temperature




Figure 26. Continuous Drain Current Derating vs Case Temperature




Figure 27. MOSFET Junction to Case Thermal Impedance




Figure 28. Diode Junction to Case Thermal Impedance





Figure 29. Safe Operating Area



Schematic



Package Dimensions (mm)




Figura D. 17 - Ficha técnica (página 8 de 9) do semiconductor HV SiC MOSFET CAS300M17BM2



Notes

- **RoHS Compliance**
The levels of RoHS restricted materials in this product are below the maximum concentration values (also referred to as the threshold limits) permitted for such substances, or are used in an exempted application, in accordance with EU Directive 2011/65/EC (RoHS2), as implemented January 2, 2013. RoHS Declarations for this product can be obtained from your Cree representative or from the Product Documentation sections of www.cree.com.
- **REACH Compliance**
REACH substances of high concern (SVHCs) information is available for this product. Since the European Chemical Agency (ECHA) has published notice of their intent to frequently revise the SVHC listing for the foreseeable future, please contact a Cree representative to insure you get the most up-to-date REACH SVHC Declaration. REACH banned substance information (REACH Article 67) is also available upon request.
- This product has not been designed or tested for use in, and is not intended for use in, applications implanted into the human body nor in applications in which failure of the product could lead to death, personal injury or property damage, including but not limited to equipment used in the operation of nuclear facilities, life-support machines, cardiac defibrillators or similar emergency medical equipment, aircraft navigation or communication or control systems, air traffic control systems.

Module Application Note:

The SiC MOSFET module switches at speeds beyond what is customarily associated with IGBT based modules. Therefore, special precautions are required to realize the best performance. The interconnection between the gate driver and module housing needs to be as short as possible. This will afford the best switching time and avoid the potential for device oscillation. Also, great care is required to insure minimum inductance between the module and link capacitors to avoid excessive V_{DS} overshoots.

Please Refer to application note: Design Considerations when using Cree SiC Modules Part 1 and Part 2. [CPWR-AN12, CPWR-AN13]

Copyright © 2018 Cree, Inc. All rights reserved.
The information in this document is subject to change without notice.
Cree, the Cree logo, and Zero Recovery are registered trademarks of Cree, Inc.

Cree, Inc.
4600 Silicon Drive
Durham, NC 27703
USA Tel: +1.919.313.5300
Fax: +1.919.313.5451
www.cree.com/power

Figura D. 18 - Ficha técnica (página 9 de 9) do semiconductor HV SiC MOSFET CAS300M17BM2

Anexo E. Estimação das perdas totais dos semicondutores (PLECS)




Figura E. 1 - Estimação das perdas totais dos semicondutores (Diagrama em PLECS)