Utilize este identificador para referenciar este registo: http://hdl.handle.net/10400.22/2670
Título: Controlador Boundary-Scan
Autor: Costa, Ricardo Miguel Carvalho
Orientador: Fidalgo, André V.
Data de Defesa: 2010
Editora: Instituto Politécnico do Porto. Instituto Superior de Engenharia do Porto
Resumo: A crescente complexidade dos sistemas electrónicos associada a um desenvolvimento nas tecnologias de encapsulamento levou à miniaturização dos circuitos integrados, provocando dificuldades e limitações no diagnóstico e detecção de falhas, diminuindo drasticamente a aplicabilidade dos equipamentos ICT. Como forma de lidar com este problema surgiu a infra-estrutura Boundary Scan descrita na norma IEEE1149.1 “Test Access Port and Boundary-Scan Architecture”, aprovada em 1990. Sendo esta solução tecnicamente viável e interessante economicamente para o diagnóstico de defeitos, efectua também outras aplicações. O SVF surgiu do desejo de incutir e fazer com que os fornecedores independentes incluíssem a norma IEEE 1149.1, é desenvolvido num formato ASCII, com o objectivo de enviar sinais, aguardar pela sua resposta, segundo a máscara de dados baseada na norma IEEE1149.1. Actualmente a incorporação do Boundary Scan nos circuitos integrados está em grande expansão e consequentemente usufrui de uma forte implementação no mercado. Neste contexto o objectivo da dissertação é o desenvolvimento de um controlador boundary scan que implemente uma interface com o PC e possibilite o controlo e monitorização da aplicação de teste ao PCB. A arquitectura do controlador desenvolvido contém um módulo de Memória de entrada, um Controlador TAP e uma Memória de saída. A implementação do controlador foi feita através da utilização de uma FPGA, é um dispositivo lógico reconfiguráveis constituído por blocos lógicos e por uma rede de interligações, ambos configuráveis, que permitem ao utilizador implementar as mais variadas funções digitais. A utilização de uma FPGA tem a vantagem de permitir a versatilidade do controlador, facilidade na alteração do seu código e possibilidade de inserir mais controladores dentro da FPGA. Foi desenvolvido o protocolo de comunicação e sincronização entre os vários módulos, permitindo o controlo e monitorização dos estímulos enviados e recebidos ao PCB, executados automaticamente através do software do Controlador TAP e de acordo com a norma IEEE 1149.1. A solução proposta foi validada por simulação utilizando o simulador da Xilinx. Foram analisados todos os sinais que constituem o controlador e verificado o correcto funcionamento de todos os seus módulos. Esta solução executa todas as sequências pretendidas e necessárias (envio de estímulos) à realização dos testes ao PCB. Recebe e armazena os dados obtidos, enviando-os posteriormente para a memória de saída. A execução do trabalho permitiu concluir que os projectos de componentes electrónicos tenderão a ser descritos num nível de abstracção mais elevado, recorrendo cada vez mais ao uso de linguagens de hardware, no qual o VHDL é uma excelente ferramenta de programação. O controlador desenvolvido será uma ferramenta bastante útil e versátil para o teste de PCBs e outras funcionalidades disponibilizadas pelas infra-estruturas BS.
The ever-growing complexity of electronic systems associated to the development of encapsulation technologies has led to the miniaturisation of integrated circuits, causing difficulties and strains in the diagnosis and detection of flaws, hence drastically diminishing the applicability of ICT equipment. As a means of dealing with such difficulty, the infrastructure Boundary Scan was created, as ascribed in the IEEE 1149.1, “Test Access Port and Boundary-Scan Architecture”, introduced in 1990. As it presented itself as a technically viable and economically interesting solution for the diagnosis of flaws, it is also capable of other applications. The SVF was a direct effect of the resolve to make independent vendors include the IEEE1149.1, and it is developed in ASCII format with the purpose of sending signals and waiting for answers, according to the data mask of the abovementioned standard. Presently, the inclusion of the Boundary Scan in integrated circuits is highly expanded and, subsequently, is having the benefit of strong market implementation. In such context, the main goal of the present thesis is the enhancement of a Boundary Scan controller which implements an interface with the computer, thus allowing control and monitoring of test application to the PCB. The software architecture contains an Input Memory module, a TAP Controller and an Output Memory. Controller implementation has been carried out through an FPGA, a logic reconfigurable device made of logic blocks and a net of reconfigurable interconnects, thus allowing users to implement a vast array of digital functions. The relevance of an FPGA has the advantage of allowing versatility in the controller, easy to modify your code and able to inside more controllers within of an FPGA. A protocol for communication and synchronisation of different modules has been developed, allowing control and monitoring of values to and from the PCB, automatically executed through the TAP Controller software, according to IEEE1149.1. The solution presented was validated by simulation using Xilinx’s simulator. All signals in the controller were thoroughly verified, as it was the accurate use of all its modules. This solution carries out all the required sequences (value sending), mandatory in PCB testing. It collects and stores data, ultimately sending it to the output memory. The implementation of this assignment has certified the conclusion that electronic component projects tend to be depicted in a higher level of abstraction, by means of hardware description languages, in which VHDL has been proved an outstanding programming tool. The controller will prove to be a very useful and versatile tool for PCB testing and to other applications made available by BS infrastructures.
Peer review: yes
URI: http://hdl.handle.net/10400.22/2670
Aparece nas colecções:ISEP - DM – Engenharia Electrotécnica e de Computadores

Ficheiros deste registo:
Ficheiro Descrição TamanhoFormato 
DM_RicardoCosta_2010_MEEC.pdf3,74 MBAdobe PDFVer/Abrir


FacebookTwitterDeliciousLinkedInDiggGoogle BookmarksMySpace
Formato BibTex MendeleyEndnote Degois 

Todos os registos no repositório estão protegidos por leis de copyright, com todos os direitos reservados.